| 发明名称 |
具有集中配置缓冲器或保护电路之布线的半导体积体电路 |
| 摘要 |
本发明提供一种可缩小晶片尺寸的半导体积体电路，其中，缓冲器(B1至B9)系集中配置在与焊垫(P1至P9)分离的区域(SP1)。区域(SP1)系半导体积体电路之主区域(MS)中不包含处理装置(2)、非挥发性记忆体(4)、以及挥发性记忆体(6)的区域。由于需要宽广面积之缓冲器未设在焊垫周边部，故可缩短焊垫间的间隔或焊垫与内部电路(例如处理装置(2))之间的间隔。藉此可缩小晶片尺寸。 |
| 申请公布号 |
TW200644161 |
申请公布日期 |
2006.12.16 |
| 申请号 |
TW095100837 |
申请日期 |
2006.01.10 |
| 申请人 |
瑞萨科技股份有限公司 |
发明人 |
中村正;原清彦;泷川浩 |
| 分类号 |
H01L21/768(2006.01);H01L21/60(2006.01);H01L27/00(2006.01) |
主分类号 |
H01L21/768(2006.01) |
| 代理机构 |
|
代理人 |
洪武雄;陈昭诚 |
| 主权项 |
|
| 地址 |
日本 |
