与微影特征相关的间距缩小图案

摘要

本发明揭示一种藉由使用透过组合两个分离形成之图案177及230而形成的一遮罩蚀刻一基板110进而形成一积体电路100之不同大小特征的方法。使用间距倍增以形成该第一图案177之该等较小特征175，使用传统微影以形成该第二图案230之该等较大特征。藉由图案化一光阻然后将该图案蚀刻为一非晶碳层完成间距倍增。接着在该非晶碳之该等侧壁上形成侧壁间隔物175。移除该非晶碳，仅留下该等侧壁间隔物175之后方的非晶碳，其定义该第一遮罩图案177。接着在该等间隔物175周围沉积一底部抗反射涂层(BARC)，以形成一平坦表面并在该BARC上形成一光阻层。接下来藉由传统微影图案化该光阻，以形成该第二图案230，接着将其转移至该BARC。藉由该第一图案177制造该组合图案177、230，并将该第二图案230转移至一下部非晶矽层150，使该图案接受一碳剥离，以移除BARC及光阻材料。接着将该组合图案177、230转移至该氧化矽层155，再转移至一非晶碳遮罩层160。然后透过该非晶碳硬遮罩层160将具有不同大小之特征的该组合遮罩图案177、230蚀刻至该下部基板110内。