| 发明名称 | 半导体元件的制造方法 | ||
| 摘要 | 本发明提供一种半导体元件的制造方法，其包括：提供一基底，其中所述基底具有嵌壁式栅极(recessed gates)与在基底中的深沟槽电容元件，其暴露出嵌壁式栅极的突出部(protrusions)与深沟槽电容元件的上部(upper portions)，且在该上部及突出部的侧壁上形成间隙壁，并在间隙壁之间的间隙形成由导电材料组成的埋入层(buried portions)，另对基底、间隙壁、及埋入层进行图案化以形成平行的浅沟槽结构进而定义有源区，以及在浅沟槽结构内形成介电材料层，而其中部分埋入层可作为埋入插塞(buried contacts)。 | ||
| 申请公布号 | CN1877814A | 申请公布日期 | 2006.12.13 |
| 申请号 | CN200610092395.8 | 申请日期 | 2006.06.02 |
| 申请人 | 南亚科技股份有限公司 | 发明人 | 李培瑛 |
| 分类号 | H01L21/82(2006.01);H01L21/8242(2006.01);H01L21/768(2006.01);H01L27/02(2006.01);H01L27/108(2006.01);H01L23/522(2006.01) | 主分类号 | H01L21/82(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1、一种半导体元件的制造方法，包括：提供基底，其具有嵌壁式栅极与深沟槽电容元件，其中所述嵌壁式栅极的突出部与深沟槽电容元件的上部露出于所述基底；在所述上部及所述突出部的侧壁形成间隙壁；在所述间隙壁之间的间隙形成由导电材料构成的多个埋入层；对所述基底、所述间隙壁、及所述些埋入层进行图案化以形成平行的浅沟槽结构进而定义出有源区；以及在所述浅沟槽结构内形成介电材料层，其中一些埋入层作为埋入插塞。 | ||
| 地址 | 中国台湾桃园县 | ||