发明名称 |
具有增加的节点电容的半导体存储器件 |
摘要 |
一种集成电路半导体存储器件(100),具有特征为BOX层的第一介电层(116),其不存在于存储晶体管的栅极下方的衬底(112)的一部分(130),以增加栅极到衬底的电容并由此降低软错误率。具有不同于第一介电层的属性的第二介电层(132)至少部分地覆盖该衬底的该部分(130)。该器件可以是FinFET器件,包括鳍(122)和在栅极和鳍之间的栅极介电层(124,126),其中与栅极介电层相比,该第二介电层具有较小的泄漏。 |
申请公布号 |
CN1879219A |
申请公布日期 |
2006.12.13 |
申请号 |
CN200380110735.X |
申请日期 |
2003.12.08 |
申请人 |
国际商业机器公司 |
发明人 |
布伦特·A·安德森;安德烈·布赖恩特;爱德华·J·诺瓦克 |
分类号 |
H01L27/148(2006.01) |
主分类号 |
H01L27/148(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种集成电路半导体存储器件(100),包括:衬底(112);覆盖所述衬底的第一部分(114a)的第一介电层(116),所述第一介电层不存在于所述衬底的第二部分(130);具有不同于所述第一介电层的属性的第二介电层(132),所述第二介电层至少部分地覆盖所述衬底的所述第二部分(130);在所述第一介电层上的第一掺杂区域中形成的源极区域(118);在所述第一介电层上的第二掺杂区域中形成的漏极区域(120);以及在所述第二介电层上方和在所述第一和第二掺杂区域之间形成的栅极(128),其中所述第二介电层的所述属性提供一个所述栅极相对于所述衬底的栅极电容,其比在所述衬底上的所述第一介电层上方形成的理论栅极电容要大。 |
地址 |
美国纽约阿芒克 |