| 主权项 |
1.一种微电子产品,至少包括:一基材,该基材中具有暴露之一第一接触区以及一第二接触区;一第一介电层形成于该基材上以及一第二介电层形成于该第一介电层上;一电容器形成于该第一介电层与该第二介电层之间,且该电容器亦夹在一第一导体柱与一第二导体柱之间,其中该第一导体柱穿过该第一介电层并与该第一接触区接触,且该第二导体柱穿过该第二介电层;以及相邻之一导体内连线与一导体柱层,其中该导体柱层与该第二接触区接触,且该导体柱层形成于定义在该第二介电层中之一沟渠以及形成该第一介电层中与该沟渠邻接之一介层窗开口中,其中一蚀刻终止层插入该第一介电层与该第二介电层之间而做为该沟渠之一底面,且该蚀刻终止层保护该电容器之一侧壁。2.如申请专利范围第1项所述之微电子产品,其中该第一介电层与该第二介电层中之至少一者的材质为一较低介电常数之介电材料。3.如申请专利范围第2项所述之微电子产品,其中该蚀刻终止层之材质为一氮化矽材料。4.如申请专利范围第1项所述之微电子产品,更至少包括一间隙层,以保护该电容器之该侧壁。5.一种微电子产品,至少包括:一基材,该基材中具有暴露之一第一接触区以及一第二接触区;一第一介电层形成于该基材上以及一第二介电层形成于该第一介电层上;一电容器形成于该第一介电层与该第二介电层之间,且该电容器亦夹在一第一导体柱与一第二导体柱之间,其中该第一导体柱穿过该第一介电层并与该第一接触区接触,且该第二导体柱穿过该第二介电层;一间隙层位于该电容器之一侧壁上,以保护该电容器之该侧壁;以及相邻之一导体内连线与一导体柱层,其中该导体柱层与该第二接触区接触,且该导体柱层形成于定义在该第二介电层中之一沟渠以及形成该第一介电层中且与该沟渠邻接之一介层窗开口中,其中一蚀刻终止层插入该第一介电层与该第二介电层之间而做为该沟渠之一底面,且该蚀刻终止层亦可保护该电容器之该侧壁。6.如申请专利范围第5项所述之微电子产品,其中该基材至少包括一半导体基材。7.如申请专利范围第5项所述之微电子产品,其中该第一介电层与该第二介电层中之至少一者的材质为一较低介电常数之介电材料。8.如申请专利范围第5项所述之微电子产品,其中该间隙层之材质为一氧化矽材料。9.如申请专利范围第5项所述之微电子产品,其中该蚀刻终止层之材质为一氮化矽材料。10.如申请专利范围第5项所述之微电子产品,其中该蚀刻终止层形成于该间隙层上,以保护该电容器之该侧壁。11.一种微电子产品之制造方法,至少包括:提供一基材,其中该基材中具有暴露之一第一接触区以及一第二接触区;形成一第一介电层于该基材上以及一第二介电层于该第一介电层上;形成一电容器于该第一介电层与该第二介电层之间,且该电容器亦夹在一第一导体柱与一第二导体柱之间,其中该第一导体柱穿过该第一介电层并与该第一接触区接触,且该第二导体柱穿过该第二介电层;形成一蚀刻终止层于该第一介电层与该第二介电层之间,其中该蚀刻终止层覆盖在该电容器上;以及形成相邻之一导体内连线与一导体柱层,其中该导体柱层与该第二接触区接触,且该导体柱层形成于定义在该第二介电层中之一沟渠以及形成该第一介电层中与该沟渠邻接之一介层窗开口中,其中该蚀刻终止层为该沟渠之一底面,且该蚀刻终止层保护该电容器之一侧壁。12.如申请专利范围第11项所述之微电子产品之制造方法,其中该第一介电层与该第二介电层中之至少一者的材质为一较低介电常数之介电材料。13.如申请专利范围第12项所述之微电子产品之制造方法,其中该蚀刻终止层之材质为一氮化矽材料。14.如申请专利范围第11项所述之微电子产品之制造方法,更至少包括形成一间隙层,以保护该电容器之该侧壁。15.如申请专利范围第11项所述之微电子产品之制造方法,更至少包括形成一第二介层窗开口,且部分之该第二介层窗开口与邻接于该沟渠之该介层窗开口同时形成,其中该第二导体柱形成于该第二介层窗开口中。16.如申请专利范围第11项所述之微电子产品之制造方法,其中该第二导体柱与邻近之该导体内连线及该导体柱层同时形成。图式简单说明:第1图、第2图、第3图及第4图系绘示依照本发明之较佳实施例之一种制造微电子产品之各生产阶段结果的一系列剖面图。 |
