| 主权项 |
1.一种磁阻随机存取记忆体架构,其包含:连接的该等记忆体单元的一资讯栏,其具有储存的资料,每个记忆体单元包括一非挥发性磁阻元件,且程式化成一Rmax与一Rmin状态的其中之一状态;及一参考栏,包括放置在相邻该资料栏的一中点产生器单元,该中点产生器单元包括复数个非挥发性磁阻元件,每个具有一Rmax状态与一Rmin状态,且每个是设定成Rmax与Rmin之一,而且复数个非挥发性磁阻元件是连接在一起,以便在Rmax和Rmin之间提供一中点阻抗的总阻抗。2.如申请专利范围第1项之磁阻随机存取记忆体架构,其进一步包括一差动读出电路,且该差动读出电路系耦合到资料栏及参考栏,用以将从该资料栏产生的一资料电压与从该中点产生器单元所产生的一参考电压比较差异,及提供一资料输出信号。3.如申请专利范围第1项之磁阻随机存取记忆体架构,其中该等记忆体单元资料栏的每个记忆体单元包括一磁隧道接面与一控制电晶体。4.如申请专利范围第1项之磁阻随机存取记忆体架构,其中该资料栏包括复数个记忆体单元对,且该参考栏包括一中点产生器,其操作是与实际每对记忆体单元有关。5.如申请专利范围第2项之磁阻随机存取记忆体架构,其进一步包括位在相邻该参考栏的复数个记忆体单元资料栏,该等复数个资料栏是每次选择性连接到该差动读出电路,用以比较从复数个资料栏的一选择资料栏产生的一资料电压与从该中点产生器所产生的参考电压的差异性。6.如申请专利范围第2项之磁阻随机存取记忆体架构,其进一步包括该等复数个记忆体单元资料栏与复数个参考栏,其每个包括一中点产生器,复数个参考栏是与复数个资料栏散置。7.如申请专利范围第6项之磁阻随机存取记忆体架构,其中该等复数个资料栏是分成数个资料区块,每个资料区块包括一部分的复数个资料栏,而且该等复数个参考栏是在该等资料区块的每一者中嵌入,在一相关区块的一部分该等复数个资料栏与该嵌入的参考栏的连接可分别将资料电压与一参考电压提供给差动读出电路。8.如申请专利范围第6项之磁阻随机存取记忆体架构,其中该等复数个资料栏是分成数个资料区块,每个资料区块包括一部分复数个资料栏,而且该等复数个参考栏是每个在相邻资料区块之间散置,且在相邻资料区块之间的该等相邻资料区块与散置的参考栏的连接可分别将资料电压与一参考电压提供给该差动读出自电路。9.如申请专利范围第6项之磁阻随机存取记忆体架构,其中该等复数个资料栏的记忆体单元是以并联对并联架构配置。10.如申请专利范围第9项之磁阻随机存取记忆体架构,其中该等复数个资料栏的每一栏包括一全域位元线与一区域位元线,且透过一区段选择电晶体而耦合到该全域位元线。11.如申请专利范围第9项之磁阻随机存取记忆体架构,其中该等复数个资料栏的每一栏包括一全域位元线与一区域位元线,包括复数个记忆体单元,且每个记忆体单元包括磁隧道接面与串联的一控制电晶体,每个记忆体单元的该控制电晶体是直接连接到该全域位元线。12.如申请专利范围第6项之磁阻随机存取记忆体架构,其中该等复数个资料栏的记忆体单元是以串联对并联架构配置。13.如申请专利范围第1项之磁阻随机存取记忆体架构,其中该在参考栏中包括的中点产生器单元系进一步包括:一输入端及一输出端,一第一串联电路,包括阻抗等于Rmax的一第一磁阻元件,且与阻抗等于Rmin的一第一磁阻元件串联,该第一串联电路是在输入端与输出端之间串联;及一第二串联电路,包括阻抗等于Rmax的一第二磁阻元件,且与阻抗等于Rmin的一第二磁阻元件串联,该第二串联电路是在输入端与输出端之间串联,且与该第一串联电路并联,藉使在输入端与输出端之间的总阻抗是Rmax与Rmin之间的中点。14.一种磁阻随机存取记忆体架构,其包含:一基材;该等记忆体单元的一资料栏,其是放置在基材上,且其连接具有在其储存的资讯,每个记忆体单元包括一非挥发性磁阻元件,且程式化成一Rmax与一Rmin状态之一;一参考栏,包括放置在相邻该资料栏的基材上的一中点产生器,该中点产生器包括一第一端,其系耦合到该参考栏与一第二端,一第一串联电路包括阻抗等于Rmax的一第一磁阻元件,且与阻抗等于Rmin的一第一磁阻元件串联,该第一串联电路是在该第一端与该第二端之间串联,且一第二串联电路包括阻抗等于Rmax的一第二磁阻元件,且与阻抗等于Rmin的一第二磁阻元件串联,该第二串联电路是在该第一端与该第二端之间串联,且与该第一串联电路并联,藉使在该第一端与该第二端之间的总阻抗是在Rmax与Rmin之间的中点;及一差动读出电路,其系耦合到该资料栏与该参考栏,以比较从该资料栏所产生的一资料电压与从该中点产生器单元所产生一参考电压的差异性,及提供一资料输出信号。15.一种磁阻随机存取记忆体架构,其包含:连接的复数个记忆体单元资料栏,其具有在其储存的资讯,每个记忆体单元包括一磁阻隧道接面元件,且可程式化成一Rmax与一Rmin状态其中之一,该等复数个资料栏是分成数个资料区块,且每个资料区块包括一部分的复数个资料栏;复数个参考栏,其每个包括复数个中点产生器单元,每个中点产生器单元包括一第一端,且耦合到一相关参考栏与一第二端,一第一串联电路包括阻抗等于Rmax的一第一磁阻元件,且与阻抗等于Rmin的一第一磁阻元件串联,该第一串联电路是在第一端与第二端之间串联,且一第二串联电路包括阻抗等于Rmax的一第二磁阻元件,且与阻抗等于Rmin的一第二磁阻元件串联,该第二串联电路串联是在第一端与第二端之间并联,藉使在该第一端与该第二端之间的总阻抗是在Rmax与Rmin之间的中点;复数个参考栏,其是与在一架构中的复数个资料栏散置,其中该等参考栏的每一者是在相邻资料区块与一架构之间配置,且其中该等参考栏的每一者是在每资料区块嵌入;及一差动读出电路,其系耦合到复数个资料栏及复数个参考栏,用以比较从一选择资料栏的资料单元所产生一资料电压与从相邻于复数个参考栏的选择资料栏的一参考栏中的中点产生器所产生一参考电压的差异性,及提供一资料输出信号。图式简单说明:图1系根据本发明具一参考栏的读出电路的简化图,包括在单一资料区块中嵌入的磁阻中点产生器单元;图2系描述一中点产生器操作的简化图;图3是与一中点产生器单元有关的资料记忆体单元电路图,用以描述在一读出操作期间的电流流动;图4系根据本发明而描述具一参考栏的读出电路简化图,包括位在多重资料区块之间的磁阻中点产生器单元;图5系据本发明而描述与在单一资料区块中嵌入的中点产生器的并联对并联架构的一MRAM阵列具体实施例简化图;图6是中点产生器单元的一具体实施例的简化图;图7是中点产生器单元的另一具体实施例的简化图;图8是图7的中点产生器单元的简化等大图;图9系根据本发明而描述并联对并联架构的一MRAM阵列具体实施例简化图,该并联对并联架构没有区段选择电晶体,而具有在单一资料区块中嵌入的中点产生器单元;图10是图9架构中的一栏资料单元的简化截面图;图11系根据本发明而描述在串联对并联架构中的一MRAM阵列具体实施例简化图,且该串联对并联架构具有包括中点产生器单元的一嵌入参考线;图12是在图11架构中的一栏资料单元的简化截面图;图13是一中点产生器单元的另一具体实施例简化图;及图14是图13的中点产生器单元的简化等大图。 |
