| 主权项 |
1.一种形成半导体结构之方法,该方法至少包含:形成一闸极介电层于具有一主动区之基材上;以及形成一闸电极层于该闸极介电层上;以及蚀刻该闸电极层与该闸极介电层以形成一闸极结构与一空置图案,其中该空置图案的至少一部份位于该主动区;以及形成一光阻,覆盖于该闸极结构;以及蚀刻该空置图案;以及移除该光阻。2.如申请专利范围第1项所述之方法,其中复数个空置图案以具有不均匀间隔之方式形成。3.如申请专利范围第1项所述之方法,更包含了:在该闸极结构形成前,形成一抗反射层(anti-reflective coating;ARC)于闸电极层上;以及在该光阻移除后移除该抗反射层。4.如申请专利范围第1项所述之方法,其中该光阻自该闸极结构的边上延伸出约10nm到150nm的长度。5.一种形成半导体结构之方法,该方法至少包含:形成一闸极介电层于一基材上;以及形成一闸电极层于该闸极介电层上;以及蚀刻该闸电极层与该闸极介电层以形成一第一闸极结构、一第二闸极结构与空置图案,其中至少一个该些空置图案的至少一部份位于主动区上,且该第一闸极结构与该第二闸极结构藉一连结部分相连接;以及形成一光阻覆盖于该第一闸极结构与该第二闸极结构,该光阻具有一间隙使该第一闸极结构与该第二闸极结构间的该连结部分外露;以及蚀刻该些空置图案与该连结部分;以及移除该光阻。6.如申请专利范围第5项所述之方法,其中该些空置图案具有非均匀之间隔。7.如申请专利范围第5项所述之方法,更包含了:在该第一闸极结构与该第二闸极结构形成前,先形成一抗反射层于该闸电极层上;以及在该光阻移除后移除该抗反射层。8.如申请专利范围第7项所述之方法,其中该抗反射层系选自于有机材料与无机材料所构成之群组。9.如申请专利范围第5项所述之方法,其中该些空置图案包含与该闸极结构相同之材料。10.如申请专利范围第5项所述之方法,其中该光阻自该第一闸极结构延伸出约10nm到约150nm之长度。11.如申请专利范围第5项所述之方法,其中该光阻自该第二闸极结构延伸出约10nm到约150nm之长度。12.如申请专利范围第5项所述之方法,其中该光阻之该间隙的宽度大于约50nm。13.一种形成半导体结构之方法,该方法至少包含:提供具有一第一主动区之一基材;以及在该第一主动区上形成一第一闸极结构,同时形成至少一部份位于第一主动区上的一第一空置图案;以及其中该第一闸极结构包含与该些空置图案相同之材料;以及形成一光阻覆盖于该第一闸极结构;以及蚀刻未受光阻保护之该些空置图案;以及移除该光阻。14.如申请专利范围第13项所述之方法,更包含了:形成一第二闸极结构于该基材之一第二主动区上,同时形成至少一部份位于该第二主动区上之一第二空置图案;以及其中该第二闸极结构与该些第二空置图案是和该第一闸极结构与该些第一空置图案一起形成的;以及其中该第一闸极结构与该第二闸极结构以一连结部分相连接;以及其中该光阻同时覆盖于第二闸极结构,并且在该第一闸极结构与该第二闸极结构间具有一间隙,使该连结部分外露。15.如申请专利范围第14项所述之方法,其中该光阻之该间隙其宽度大于约50nm。16.如申请专利范围第14项所述之方法,其中该光阻自该第一与第二主动区延伸出超过约50nm的长度。图式简单说明:第1图系绘示一传统半导体结构之上视图,其MOS元件的末端覆盖结构彼此相邻。第2图系绘示一传统半导体结构之上视图,其MOS元件的末端覆盖结构彼此相邻,且末端覆盖结构回缩到主动区内。第3图到第9图系绘示一制造MOS电晶体之实施例,其制程各中间阶段的截面图与上视图。第10图到第12图系绘示另一制造MOS电晶体之实施例,其制程各中间阶段的上视图,其中二个MOS元件末端覆盖结构彼此相邻。 |
