| 主权项 |
1.一种产生一温度补偿讯号之方法,用以当使用一积体电路时用于该积体电路中,该方法包括对应一第一时间点之一起始讯号,于该积体电路之一部分产生一可变讯号,该可变讯号具有一可变特征値;于该积体电路产生一时脉讯号;将该时脉讯号用于该积体电路之复数个负载;对应该时脉讯号,以该可变讯号耦接该些负载之附加阻抗至该电路之该部分;以及对应该可变讯号之该可变特征値达到一参考位准,于一第二时间点于该积体电路产生一讯号,该讯号之特性系由该第一时间点及该第二时间点之间之特定范围及一温度范围之一延迟现象所决定。2.如申请专利范围第1项所述之方法,其中该讯号系提供时序至一感应放大器。3.如申请专利范围第1项所述之方法,其中该时脉讯号之产生速度系随着温度之下降而加快。4.如申请专利范围第1项所述之方法,其中该时脉讯号之产生速度系随着温度之上升而减速。5.如申请专利范围第1项所述之方法,其中当温度下降时,该时脉讯号之产生速度上升,该附加阻抗耦接至该时脉讯号之速度上升。6.如申请专利范围第1项所述之方法,其中当温度上升时,该时脉讯号之产生速度下降,该附加阻抗耦接至至该时脉讯号之速度下降。7.如申请专利范围第1项所述之方法,其中该特定范围于至少摄氏120度之温度范围时,系不超过一奈秒。8.如申请专利范围第1项所述之方法,其中该可变讯号之该可变特征値系上升至该参考位准。9.如申请专利范围第1项所述之方法,其中该可变讯号之该可变特征値系为一电压値,该电压値系上升至该参考位准。10.如申请专利范围第1项所述之方法,其中该可变讯号之该可变特征値系下降至该参考位准。11.如申请专利范围第1项所述之方法,其中该可变讯号之该可变特征値系为一电压値,该电压値系下降至该参考位准。12.一种积体电路装置,包括:一电路,用以于一第一时间点对应一起始讯号,负载具有一可变特征値之一可变讯号;一时脉电路,系用以产生一时脉讯号;复数个阻抗,与该时脉电路及该电路耦接,该些阻抗系具有一总和阻抗,该总和阻抗对应至该时脉讯号以上升;以及一输出端,耦接至该电路,该输出端输出一讯号,该讯号之特性系由介于该第一时间点及该第二时间点之一特定范围及一温度范围所造成之一延迟现象以决定特性。13.如申请专利范围第12项所述之装置,其中该时脉电路包括一环型振荡器。14.如申请专利范围第12项所述之装置,其中当温度下降时,该时脉电路产生该时脉讯号之速度加快。15.如申请专利范围第12项所述之装置,其中当温度上升时,该时脉电路产生该时脉讯号之速度减慢。16.如申请专利范围第12项所述之装置,其中当温度下降时,该时脉电路产生该时脉讯号之速度上升,该些阻抗之该总和阻抗之增加速度上升。17.如申请专利范围第12项所述之装置,其中当温度上升时,该时脉电路产生该时脉讯号之速度下降,该些阻抗之该总和阻抗之增加速度下降。18.如申请专利范围第12项所述之装置,其中该特定范围之该延迟现象于至少摄氏120度之温度范围时,系不超过一奈秒。19.如申请专利范围第12项所述之装置,其中该装置更包括:一控制电路,与该时脉电路及该些阻抗耦接,当该时脉电路接收该时脉讯号及输出复数个控制讯号,该些控制讯号系对应该时脉讯号之讯号缘增加该些阻抗之该总和阻抗。20.如申请专利范围第12项所述之装置,其中该装置更包括:一控制电路,该控制电路系耦接至该时脉电路及该些阻抗,该时脉电路接收该时脉讯号及输出复数个温度补偿讯号以对应每一该温度补偿讯号增加该些阻抗之该总和阻抗,其中,该控制讯号导通使该可变讯号与该些附加阻抗电性连接之复数个NMOS电晶体,该讯号系于该可变讯号之该可变特征値上升至一参考位准后产生。21.如申请专利范围第12项所述之装置,其中该装置更包括:一控制电路,该控制电路系耦接至该时脉电路及该些阻抗,该时脉电路系接收该时脉讯号及输出复数个控制讯号,该些控制讯号系对应该时脉讯号以增加该些阻抗之该总和阻抗。其中,该控制讯号导通使该可变讯号与该些附加阻抗电性连接之复数个PMOS电晶体,该讯号系于该可变讯号之该可变特征値下降至一参考位准后产生。22.如申请专利范围第12项所述之装置,其中该装置更包括:一位准侦测器,与该些阻抗及该输出端耦接,该位准侦测器用以于该可变讯号之该可变特征値上升至一参考位准时,产生该讯号。23.如申请专利范围第12项所述之装置,其中该装置更包括:一位准侦测器,与该些阻抗及该输出端耦接,该位准侦测器用以于该可变讯号之该可变特征値上升至一参考位准时,产生该讯号;其中,该可变特征値系为一可变电压。24.如申请专利范围第12项所述之装置,其中该装置更包括:一位准侦测器,与该些阻抗及该输出端耦接,该位准侦测器用以于该可变讯号之该变动特性下降至一参考位准时,产生该讯号。25.如申请专利范围第12项所述之装置,其中该装置更包括:一位准侦测器,与该些阻抗及该输出端耦接,该位准侦测器用以然、该可变讯号之该可变特征値下降至一参考位准时,产生该讯号;其中,该可变特征値系为一可变电压。26.如申请专利范围第12项所述之装置,其中该装置更包括:一记忆阵列;及一感应放大器,该感应放大器系与该记忆阵列耦接;其中,该讯号系提供时序至该感应放大器。27.一种制造一积体电路装置之方法,包括:提供一半导体基板;形成一电路,于第一时间对应于一起始讯号负载一可变讯号,该可变讯号系具有一可变特征値;于该半导体基板上形成一时脉电路以产生一时脉讯号;于该半导体基板上形成复数个阻抗,该些阻抗系与该时脉电路及该电路耦接,该些阻抗系具有一总和阻抗对应于该时脉讯号增加;以及于该半导体基板上形成一输出端,该输出端系耦接至该电路,该输出端于一第二时间点输出一讯号,该讯号之特性系由于该第一时间点及该第二时间点之间之一特定范围系及一温度范围之一延迟现象所决定。28.如申请专利范围第27项所述之方法,该方法更包括:选择该些阻抗使该延迟现象之该特定范围于该温度范围实质上为一常数,该温度范围之最小値系为120度。29.如申请专利范围第27项所述之方法,该方法更包括:选择该些阻抗使该延迟现象之该特定范围,于该温度范围之变动系不超过1奈秒,该温度范围之最小値系为120度。30.如申请专利范围第27项所述之方法,其中该时脉电路包括一环型振荡器。31.如申请专利范围第27项所述之方法,其中该时脉电路产生该时脉讯号之速度系随着温度之下降而加快。32.如申请专利范围第27项所述之方法,其中该时脉电路产生该时脉讯号之速度系随着温度之上升而减小。33.如申请专利范围第27项所述之方法,其中当温度下降时,该时脉电路产生该时脉讯号之速度加快,该些阻抗之该总和阻抗之增加速度加快。34.如申请专利范围第27项所述之方法,其中当温度上升时,该时脉电路产生该时脉讯号之速度减慢,该些阻抗之该总和阻抗之增加速度减慢。35.如申请专利范围第27项所述之方法,其中该延迟现象之该特定范围之变动于至少120度之该温度范围时不超过1奈秒。36.如申请专利范围第27项所述之方法,该方法更包括:形成一控制电路,该控制电路系与该时脉电路及该些阻抗耦接,该控制电路接收该时脉讯号及输出复数个温度补偿讯号,该些温度补偿讯号系对应该时脉讯号之每一讯号缘以增加该些阻抗之该总和阻抗。37.如申请专利范围第27项所述之方法,该方法更包括:形成一控制电路,该控制电路系与该时脉电路及该些阻抗耦接,该控制电路接收一时脉讯号及输出复数个温度补偿讯号,该些温度补偿讯号系对应该时脉讯号之每一讯号缘以增加该些阻抗之该总和阻抗;其中,该控制讯号系导通使该些阻抗与该可变讯号电性连接之NMOS电晶体,该讯号系于该可变讯号之该可变特征値上升至一参考位准时产生。38.如申请专利范围第27项所述之方法,该方法更包括:形成一控制电路,该控制电路系耦接至该时脉电路及该些阻抗,该时脉电路接收一时脉讯号及输出复数个温度补偿讯号,该些温度补偿讯号系对应每一该温度补偿讯号以增加该些阻抗之该总和阻抗;其中,该控制讯号系导通使该些阻抗与该可变讯号电性连接之PMOS电晶体,该讯号系于该可变讯号之该可变特征値下降至一参考位准时产生。39.如申请专利范围第27项所述之方法,该方法更包括:形成一位准侦测器,该位准侦测器系耦接至该些阻抗及该输出端,该位准侦测器系于该可变讯号之该可变特征値上升至一参考位准之后产生该讯号。40.如申请专利范围第27项所述之方法,该方法更包括:形成一位准侦测器,该位准侦测器系耦接至该些阻抗及该输出端,该位准侦测器系于该可变讯号之该该可变特征値下降至一参考位准之后产生该讯号。41.如申请专利范围第27项所述之方法,该方法更包括:形成一位准侦测器,该位准侦测器系耦接至该些阻抗及该输出端,该位准侦测器系于该可变讯号之该可变特征値上升至一参考位准之后产生该讯号;其中,该该可变特征値系为一可变电压。42.如申请专利范围第27项所述之方法,该方法更包括:形成一位准侦测器,该位准侦测器系耦接至该些阻抗及该输出端,该位准侦测器系于该可变讯号之该该可变特征値下降至一参考位准之后产生该讯号;其中,该可变特征値系为一可变电压。43.如申请专利范围第27项所述之方法,该方法更包括:形成一记忆阵列;及形成一感应放大器,该感应放大器系耦接至该记忆阵列;其中,该讯号系提供时序至该感应放大器。44.一种产生一积体电路之温度补偿输出之方法,该方法包括:对应于一第一时间点一积体电路之一起始讯号,触发该积体电路之一第一电路以执行该第一电路之一主函数,及产生一主函数输出讯号;触发该积体电路之一第二电路以于一第二时间点产生一第二讯号,该第二讯号系由于该第一时间点及该第二时间点之间之一特定范围之一延迟现象所决定,其中系藉由对应该起始讯号触发一时脉讯号以控制该延迟现象,以使该延迟现象与该主函数输出端之时序无关;及允许该主函数输出讯号于该延迟现象后,通过该积体电路之其他电路。45.一种积体电路装置,包括:一第一电路,对应于一第一时间点之一起始讯号,执行该第一电路之一主函数及产生一主函数输出讯号;一第二电路,对应该起始讯号于一第二时间点产生一第二讯号,该第二讯号系由于该第一时间点及该第二时间点之间之一特定范围之一延迟现象所决定,其中该延迟现象系与该主函数输出端之时序无关;一时脉电路,用以产生一时脉讯号,该时脉讯号系对应该起时讯号被触发,其中系藉该时脉讯号控制该延迟现象以使该延迟现象与该主函数输出端之时序无关;以及一第三电路,该第三电路系耦接至该第一电路及该第二电路,该第三电路系接收该主函数输出讯号及该第二讯号,及允许该主函数输出讯号于该延迟现象后通过该积体电路之其他电路。图式简单说明:第1图绘示图系为校正讯号时序之电路及任务函数电路之示意方块图。第2图绘示图系为具有记忆阵列及校正讯号时序之电路之积体电路之示意方块图。第3图绘示图系为校正讯号时序之电路之示意方块图。第4图绘示图系为简化时脉电路之电路图。第5图绘示图系为藉时脉讯号控制附加阻抗之控制电路之电路图。第6图绘示图系为根据控制电路加至可变讯号之复合阻抗之电路图。第7图绘示图系为时脉电路及控制电路之波形时序图。第8A及8B图系为可变讯号于不同之温度且于一特定范围及温度范围产生延迟现象之电压轨迹图。第9图系为一实施例于特定范围及温度范围产生延迟现象之流程图。 |
