| 主权项 |
1.一种积体电路,其系包括:一个第一电路区块;一个第二电路区块;一个第一选择电路,其系耦接以接收一个输入信号并且提供一个输出至该第一电路区块;一个第二选择电路,其系耦接以接收该输入信号并且提供一个输出至该第二电路区块;以及一个第三选择电路,其系耦接以接收一个来自该第一电路区块的输出以及一个来自该第二电路区块的输出,并且其系进一步被配置以提供一个第一输出信号,其中若该第一电路区块是有缺陷的,则该第一选择电路并不耦接该输入信号至该第一电路区块,并且该第二选择电路系耦接该输入信号至该第二电路区块,否则该第一选择电路系耦接该输入信号至该第一电路区块,并且该第二选择电路并不耦接该输入信号至该第二电路区块。2.如申请专利范围第1项之积体电路,其中若该第一电路区块是有缺陷的,则该第三选择电路系提供该第二电路区块的输出作为该第一输出信号,否则该第三选择电路系提供该第一电路区块的输出作为该第一输出信号。3.如申请专利范围第1项之积体电路,其中该第一选择电路系包括一个多工器。4.如申请专利范围第1项之积体电路,其中该第一电路区块系在一个晶圆分类的测试期间被发现是有缺陷的或是可作用的。5.如申请专利范围第1项之积体电路,其更包括:一个储存元件,其系被配置以储存至少一个指出该第一电路区块是否为有缺陷的位元。6.如申请专利范围第5项之积体电路,其中该储存元件系包括一个熔线。7.如申请专利范围第5项之积体电路,其中该储存元件系包括一个记忆单元。8.如申请专利范围第1项之积体电路,其更包括:一个第三电路区块;一个第四电路区块;一个第四选择电路,其系耦接以接收该第一输出信号并且提供一个输出至该第三电路区块;一个第五选择电路,其系耦接以接收该第一输出信号并且提供一个输出至该第四电路区块;以及一个第六选择电路,其系耦接以接收一个来自该第三电路区块的输出以及一个来自该第四电路区块的输出,并且其系进一步被配置以提供一个第二输出信号,其中若该第三电路区块是有缺陷的,则该第四选择电路并不耦接该第一输出信号至该第三电路区块,并且该第四选择电路系耦接该第一输出信号至该第四电路区块,否则该第四选择电路系耦接该第一输出信号至该第三电路区块,并且该第五选择电路并不耦接该输入信号至该第二电路区块。9.如申请专利范围第8项之积体电路,其中若该第三电路区块是有缺陷的,则该第六选择电路系提供该第四电路区块的输出作为该第二输出信号,否则该第六选择电路系提供该第三电路区块的输出作为该第二输出信号。10.一种积体电路,其系包括:一个第一电路区块;一个第二电路区块;一个第一选择电路,其系耦接以接收一个第一输入信号并且提供一个输出至该第一电路区块;一个第二选择电路,其系耦接以接收该第一输入信号以及一个第二输入信号,并且提供一个输出至该第二电路区块;一个第三选择电路,其系耦接以接收一个来自该第一电路区块的输出以及一个来自该第二电路区块的输出,并且其系进一步耦接以提供一个第一输出信号;以及一个第四选择电路,其系耦接以接收来自该第二电路区块的输出并且进一步耦接以提供一个第二输出信号,其中若该第一电路区块是有缺陷的,则该第一选择电路并不耦接该第一输入信号至该第一电路区块,并且该第二选择电路系耦接该第一输入信号至该第二电路区块,否则该第一选择电路系耦接该第一输入信号至该第一电路区块,并且该第二选择电路系耦接该第二输入信号至该第二电路区块。11.如申请专利范围第10项之积体电路,其中若该第一电路区块是有缺陷的,则该第三选择电路系提供该第二电路区块的输出作为该第一输出信号,否则该第三选择电路系提供该第一电路区块的输出作为该第一输出信号,并且该第四选择电路系提供该第二电路区块的输出作为该第二输出信号。12.如申请专利范围第10项之积体电路,其中该第一选择电路系包括一个多工器。13.如申请专利范围第10项之积体电路,其更包括:一个储存元件,其系被配置以储存至少一个指出该第一电路区块是否为有缺陷的位元。14.如申请专利范围第13项之积体电路,其中该储存元件是一个熔线。15.一种用于测试一个积体电路之方法,其系包括:测试在该积体电路的一部份中之复数个电路区块;在该复数个电路区块中判断出有缺陷的电路区块数目;若该有缺陷的电路区块数目等于或小于在该复数个电路区块中之备援区块数目,则以一些可程式化的位元来程式化该积体电路,其中该些可程式化的位元系决定一项由一个耦接至该复数个电路区块中之一电路区块的输入之第一选择电路所做的选择、以及一项由一个耦接至该复数个电路区块中之该电路区块的输出之第二选择电路所做的选择。16.如申请专利范围第15项之方法,其中该些可程式化的位元系藉由熔断一个熔线而被储存。17.如申请专利范围第15项之方法,其中该些可程式化的位元系被储存在一个记忆体中。18.如申请专利范围第15项之方法,其中若在该复数个电路区块中之有缺陷的电路区块数目是零,则该元件系被分类在一个第一类别中。19.如申请专利范围第18项之方法,其中若在该复数个电路区块中之有缺陷的电路区块数目是一,则该元件系被分类在一个第二类别中。20.如申请专利范围第19项之方法,其中该分类在一个第一类别中以及分类在一个第二类别中系在一项晶圆分类的测试中完成。21.如申请专利范围第19项之方法,其中该分类在一个第一类别中以及分类在一个第二类别中系在一项最终测试中完成。图式简单说明:第1图是受益于结合本发明的实施例之计算系统的方块图;第2图是受益于结合本发明的实施例之图形处理单元的方块图;第3图是一个包含九个平行的电路区块之群组的积体电路部份之方块图,该些电路区块系藉由根据本发明的一个实施例之输入与输出多工器而被选出;第4图是描绘一种结合本发明的一个实施例之管线化的架构之方块图;第5图是描绘根据本发明的一个实施例之用于测试一个积体电路之方法的流程图;第6图是根据本发明的一个实施例之包含两个电路区块的群组之积体电路部份的方块图;第7图是根据本发明的一个实施例之包含两个备援电路区块的积体电路部份之方块图;第8图是描绘可以根据本发明的一个实施例之方式而被分类成各种功能的程度之积体电路部份的方块图;以及第9图是用根据本发明的一个实施例之方式,依据元件功能的程度来分类元件之方法的流程图。 |
