产生同步信号的电路装置

摘要

本发明涉及用于产生带有时间上规定的信号沿变化的同步信号(Φ)的电路装置，其中，多个可控信号延迟装置(DLY1、DLY2、…、DLYn)各具有一个带可变信号延迟的电路部分(DLYv)和一个带恒定信号延迟的电路部分(DLYc)，其中，给第一可控信号延迟装置(DLY1)馈送输入信号(CLK)。此外它包括一个具有两个输入(B，A)和一个输出(O)的相位检测装置(Φdetect)，和一个用于控制带可变信号延迟的电路部分(DLYv)的控制电路(CTRL)。控制电路(CTRL)在输入侧与相位检测装置(Φdetect)的输出(O)连接，在输出侧与带可变信号延迟的电路部分(DLYv)的控制输入(CTRL－In)连接。此外，另外给相位检测装置(Φdetect)的第一输入(B)馈送输入信号(CLK)。可控信号延迟装置(DLY1、DLY2、…、DLYn)之一的一个输出连接相位检测装置(Φdetect)的第二输入(A)。在至少一个可控信号延迟装置(DLY1、DLY2、…、DLYn)的带可变信号延迟的电路部分(DLYv)的输出上存在同步信号(Φ)。

主权项

1.产生至少一个带有规定的信号沿变化的同步信号(Φ1、Φ2、…、Φn)的电路装置，具有下述特征：-至少两个的多个可控信号延迟装置(DLY1、DLY2、…、DLYn)，其中每一可控信号延迟装置(DLY1、DLY2、…、DLYn)具有一个带可变信号延迟的电路部分(DLYv)和一个带恒定信号延迟的电路部分(DLYc)，和其中给第一可控信号延迟装置(DLY1)馈送输入信号(CLK)，-具有两个输入(B，A)和一个输出(O)的相位检测装置(Φdetect)，-控制电路(CTRL)，其用于控制带可变信号延迟的电路部分(DLYv)，其中控制电路(CTRL)在输入侧与相位检测装置(Φdetect)的输出(O)连接，在输出侧与带可变信号延迟的电路部分(DLYv)的控制输入(CTRL-In)连接，-其中，另外给相位检测装置(Φdetect)的第一输入(B)馈送输入信号(CLK)，-其中，可控信号延迟装置(DLY1、DLY2、…、DLYn)之一(DLY1、DLY2、…、DLYn)的一个输出与相位检测装置(Φdetect)的第二输入(A)，连接，和-其中，一个带可变信号延迟的电路部分(DLYv)的输出信号用作第一同步信号(Φ1、Φ2、…、Φn)。