半导体集成电路及其设计方法

摘要

本发明实现了一种能够缩短设计周期的逻辑电路的设计方法。半导体集成电路具有多个逻辑块，每个逻辑块由第一逻辑电路和第二逻辑电路构成。这种半导体集成电路至少由两个步骤来设计：对包括逻辑块之间的信号线和第一逻辑电路的逻辑电路进行设计布局和时序验证的第一设计步骤；以及对每个逻辑块中的第二逻辑电路独立地进行设计布局和时序验证的第二设计步骤。

主权项

1.一种半导体集成电路的设计方法：其中所述半导体集成电路包括多个逻辑块，该逻辑块包括：第一逻辑电路，每个所述第一逻辑电路包括在输入外部数据后首先在第一次锁存中向其中写入该外部数据的第一组寄存器和用来控制该第一组寄存器的第一控制电路；以及第二逻辑电路，每个所述第二逻辑电路包括在输入外部数据后首先在第二次锁存中不向其中写入该外部数据的第二组寄存器和根据来自所述第一逻辑电路的第一输出信号控制该第二组寄存器的第二控制电路，其中所述设计方法包括以下步骤：对所述第一逻辑电路和所述多个逻辑块之间的第一控制线和第一数据线的第一次设计布局和时序验证；以及对所述第二逻辑电路之一的第二次设计布局和时序验证。