| 发明名称 | 半导体封装件及其制法 | ||
| 摘要 | 一种半导体封装件及其制法，设有多条开口的绝缘材料层，在各该开口中敷设焊料；接着在该绝缘材料层及焊料上依序形成第一铜层及第二铜层，使该第一及第二铜层图案化后形成多条导电迹线，各该导电迹线具有终端，在各导电迹线的终端上敷设金属层；然后，接置至少一芯片在导电迹线上，并借导电组件如焊线等电性连接该芯片至敷设有金属层的终端；最后形成封装胶体包覆芯片、导电组件及导电迹线，使绝缘材料层及焊料外露出该封装胶体，外露的焊料作为半导体封装件的输入/输出端。上述封装结构中，导电迹线能够弹性地布设，有效缩短焊线弧长，改善封装件的电路布局性及电性连接品质。 | ||
| 申请公布号 | CN1288729C | 申请公布日期 | 2006.12.06 |
| 申请号 | CN03101950.1 | 申请日期 | 2003.01.30 |
| 申请人 | 矽品精密工业股份有限公司 | 发明人 | 黄建屏;王愉博;黄致明 |
| 分类号 | H01L21/50(2006.01);H01L21/60(2006.01);H01L23/12(2006.01);H01L23/48(2006.01) | 主分类号 | H01L21/50(2006.01) |
| 代理机构 | 北京三幸商标专利事务所 | 代理人 | 刘激扬 |
| 主权项 | 1.一种半导体封装件的制法，其特征在于，该制法包括下列步骤：制备一金属载具；敷设一绝缘材料层在该金属载具的一表面上，并在该绝缘材料层的预定部位开设多个贯穿绝缘材料层的开口；敷设一焊料在各该绝缘材料层的开口中；形成一第一铜层在该绝缘材料层及焊料上；利用该第一铜层作为导电层而在该第一铜层上电镀形成一第二铜层，并利用蚀刻方式图案化该第一及第二铜层以形成多条导电迹线，使各该导电迹线的一侧形成一终端，相对另一侧则电性连接至该焊料；接置至少一芯片在该导电迹线的预定部位上，并电性连接该芯片至该终端；形成一封装胶体，包覆该芯片及导电迹线；以及移除该金属载具，使该绝缘材料层及焊料外露。 | ||
| 地址 | 台湾省台中县 | ||