| 摘要 |
"SINTETIZADOR DIRETO DIGITAL DE BAIXA POTêNCIA COM INTERPOLAçãO ANALóGICA". Trata-se de um contador MN com interpolação analógica (um contador 'MNA') que inclui um contador MN, um multiplicador, um gerador de atraso, e um gerador de corrente. O contador MN recebe um sinal de relógio de entrada e valores M e N, acumula M em cada ciclo de relógio de entrada utilizando um acumulador de módulo N, e provê um valor de acumulador e um sinal de contador com a freqüência desejada. O multiplicador multiplica o valor de acumulador com um inverso de M e provê um sinal de controle de L bits. O gerador de corrente implementa um loop travado por corrente que provê uma corrente de referência ao gerador de atraso. O gerador de atraso é implementado com um projeto diferencial, recebe o sinal de contador e o sinal de controle de L bits, compara um sinal diferencial gerado com base nos sinais de contador e de controle, e provê o sinal de relógio de saída. As bordas dianteiras do sinal de relógio de saída possuem atraso variável determinado pelo sinal de controle de L bits e pela corrente de referência.
|
