发明名称 半导体元件及其制造方法
摘要 当一贯孔与一内连线沟槽系藉由使用一覆盖除了贯孔形成区域以外之区域的硬质罩幕层以及一覆盖除了内连线沟槽形成区域以外之区域的硬质罩幕层作为遮罩而形成于内连线膜内时,硬质罩幕层被等向性地蚀刻,以露出层间绝缘膜于贯孔形成区域周边的上表面并留下内连线沟槽形成区域内除了该周边以外的硬质罩幕层,随后硬质罩幕层与绝缘膜被非等向性地蚀刻,藉此形成了于其上部具有加宽部份的贯孔以及连接至贯孔之加宽部份的内连线沟槽。
申请公布号 TW200642035 申请公布日期 2006.12.01
申请号 TW094127539 申请日期 2005.08.12
申请人 富士通股份有限公司 发明人 射场义久
分类号 H01L21/768(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本