| 主权项 |
1.一种元件装载基板,系用于装载元件,系具备:基材;以及设置于上述基材的一边的面上之由多数个绝缘层所组成之积层膜,从上述基材侧算起为第二层以上之绝缘层中之任一的绝缘层,系含有卡鲁特型聚合物,上述含有卡鲁特型聚合物之绝缘层的厚度,较设置于上述含有卡鲁特型聚合物之绝缘层及上述基材之间之绝缘层还小。2.如申请专利范围第1项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层,为将导电构件埋设之绝缘层。3.如申请专利范围第1项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层为阻焊层(solderresist layer)。4.如申请专利范围第2项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层为阻焊层。5.如申请专利范围第1项之元件装载基板,其中,上述卡鲁特型聚合物系由,于相同分子链内具备羧酸基及丙烯酸酯基之聚合物所交联而形成。6.如申请专利范围第2项之元件装载基板,其中,上述卡鲁特型聚合物系由,于相同分子链内具备羧酸基及丙烯酸酯基之聚合物所交联而形成。7.如申请专利范围第3项之元件装载基板,其中,上述卡鲁特型聚合物系由,于相同分子链内具备羧酸基及丙烯酸酯基之聚合物所交联而形成。8.如申请专利范围第4项之元件装载基板,其中,上述卡鲁特型聚合物系由,于相同分子链内具备羧酸基及丙烯酸酯基之聚合物所交联而形成。9.如申请专利范围第1项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度,为180℃以上220℃以下;且上述含有卡鲁特型聚合物之绝缘层之,于施加频率为1MHz的交流电场时之介电损耗角正切値,为0.001以上0.04以下。10.如申请专利范围第2项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度,为180℃以上220℃以下;且上述含有卡鲁特型聚合物之绝缘层之,于施加频率为1MHz的交流电场时之介电损耗角正切値,为0.001以上0.04以下。11.如申请专利范围第3项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度,为180℃以上220℃以下;且上述含有卡鲁特型聚合物之绝缘层之,于施加频率为1MHz的交流电场时之介电损耗角正切値,为0.001以上0.04以下。12.如申请专利范围第9项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度以下的区域之线膨胀系数,为50ppm/℃以上80ppm/℃以下。13.如申请专利范围第10项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度以下的区域之线膨胀系数,为50ppm/℃以上80ppm/℃以下。14.如申请专利范围第11项之元件装载基板,其中,上述含有卡鲁特型聚合物之绝缘层的玻璃转移温度以下的区域之线膨胀系数,为50ppm/℃以上80ppm/℃以下。15.如申请专利范围第1项之元件装载基板,其中,又具备由设置于上述基材的另一边的面上之多数个绝缘层所组成之第二积层膜;而于上述第二积层膜中,从上述基材侧算起为第二层以上之绝缘层中之任一的绝缘层,系含有卡鲁特型聚合物;且上述含有卡鲁特型聚合物之绝缘层的厚度,较设置于上述含有卡鲁特型聚合物之绝缘层及上述基材之间之绝缘层还小。16.如申请专利范围第2项之元件装载基板,其中,又具备由设置于上述基材的另一边的面上之多数个绝缘层所组成之第二积层膜;而于上述第二积层膜中,从上述基材侧算起为第二层以上之绝缘层中之任一的绝缘层,系含有卡鲁特型聚合物;且上述含有卡鲁特型聚合物之绝缘层的厚度,较设置于上述含有卡鲁特型聚合物之绝缘层及上述基材之间之绝缘层还小。17.如申请专利范围第3项之元件装载基板,其中,又具备由设置于上述基材的另一边的面上之多数个绝缘层所组成之第二积层膜;而于上述第二积层膜中,从上述基材侧算起为第二层以上之绝缘层中之任一的绝缘层,系含有卡鲁特型聚合物;且上述含有卡鲁特型聚合物之绝缘层的厚度,较设置于上述含有卡鲁特型聚合物之绝缘层及上述基材之间之绝缘层还小。18.一种半导体装置,其特征为具备:如申请专利范围第1项之元件装载基板,及装载于上述元件装载基板之半导体元件。19.一种半导体装置,其特征为具备:如申请专利范围第2项之元件装载基板,及装载于上述元件装载基板之半导体元件。20.一种半导体装置,其特征为具备:如申请专利范围第3项之元件装载基板,及装载于上述元件装载基板之半导体元件。图式简单说明:第1图系显示用于说明ISB(注册商标)的构造之图式。第2图(A)系显示用于说明ISB(注册商标)的制程之图式。第2图(B)系显示用于说明CSP的制程之图式。第3图(a)及(b)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第4图(a)至(c)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第5图(a)及(b)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第6图(a)至(c)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第7图(a)及(b)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第8图(a)至(c)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第9图(a)及(b)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第10图(a)及(b)系显示实施型态之元件装载基板的制造步骤之制程剖面图。第11图(a)及(b)系显示于采用一般的光阻焊层时之元件装载基板的制造步骤之制程剖面图。第12图系显示先前之一般的BGA的概略构成之图式。第13图(a)至(d)系模式性地显示于实施型态之元件装载基板上装载半导体元件而构成之各种半导体装置之剖面图。 |
