| 主权项 |
1.一种控制器,用以驱动一背光变频器中的一切换网路,该控制器包括:一第一输出端,配置以提供一具有周期的有效和无效状态之第一驱动讯号,其中第一驱动讯号具有一可变的工作循环,而该可变的工作循环决定了有效和无效状态之相对的持续时间;一第二输出端,配置以提供一第二驱动讯号,其中第二驱动讯号具有与第一驱动讯号实质上相同的工作循环,且第二驱动讯号的有效状态相对于第一驱动讯号的有效状态大约有180的相位移;一第三输出端,配置以提供一第三驱动讯号,其实质上跟随具有相反的状态和转换重叠之第一驱动讯号,使得第三驱动讯号从有效状态转换为无效状态之后,第一驱动讯号再从无效状态转换为有效状态,以及第三驱动讯号从无效状态转换为有效状态之前,第一驱动讯号先从有效状态转换为无效状态;以及一第四输出端,配置以提供一第四驱动讯号,其实质上跟随具有相反的状态和转换重叠之第二驱动讯号,使得第四驱动讯号从有效状态转换为无效状态之后,第二驱动讯号再从无效状态转换为有效状态,以及第四驱动讯号从无效状态转换为有效状态之前,第二驱动讯号先从有效状态转换为无效状态。2.如申请专利范围第1项所述之控制器,其中,第一驱动讯号和第二驱动讯号分别驱动配置于一半桥切换网路中的一第一半导体开关和一第二半导体开关,当第一半导体开关导通且第二半导体开关截止时,电力以一第一极性从一电源流向一电灯,当第二半导体开关导通且第一半导体开关截止时,电力以一第二极性从电源流向电灯,以及当第一半导体开关和第二半导体开关两者均导通或者均截止时,实质上无电力从电源流向电灯。3.如申请专利范围第1项所述之控制器,其中,该些驱动讯号分别控制耦接至一全桥结构之一变压器一次侧绕组的四个功率电晶体,以产生一AC电灯讯号,供电给一跨接于该变压器二次侧绕组的电灯负载,第一驱动讯号控制耦接于一次侧绕组之第一端与接地端之间的第一功率电晶体,第二驱动讯号控制耦接于一次侧绕组之第二端与接地端之间的第二功率电晶体,第三驱动讯号控制耦接于一电源与一次侧绕组之第一端之间的第三功率电晶体,第四驱动讯号控制耦接于电源与一次侧绕组之第二端之间的第四功率电晶体。4.如申请专利范围第3项所述之控制器,其中,该些驱动讯号决定一周期时序,以利用一零电压切换技术来操作功率电晶体,以产生AC电灯讯号,该周期时序包括:一第一导电状态,在该状态中第一和第四功率电晶体导通,而第二和第三功率电晶体截止,使得电力以一第一极性从电源流向电灯负载;一第一转换状态,其跟在第一导电状态之后,在该第一转换状态中第一功率电晶体截止;一第一闲置状态,其跟在第一转换状态之后,在该第一闲置状态中第三功率电晶体导通;一第二转换状态,其跟在第一闲置状态之后,在该第二转换状态中第四功率电晶体截止;一第二导电状态,其跟在第二转换状态之后,在该第二导电状态中第二功率电晶体导通,使得电力以一第二极性从电源流向电灯负载;一第三转换状态,其跟在第二导电状态之后,在该第三转换状态中第二功率电晶体截止;一第二闲置状态,其跟在第三转换状态之后,在该第二闲置状态中第四功率电晶体导通;以及一第四转换状态,其跟在第二闲置状态之后,在该第四转换状态中第三功率电晶体截止。5.如申请专利范围第1项所述之控制器,其中,第一和第二驱动讯号具有重叠的无效状态,该控制器更包括:一第一延迟电路,配置以接收一第一输入讯号,并输出第一驱动讯号;一第二延迟电路,配置以接收第一驱动讯号,并输出第一驱动讯号的延迟型式;一第一逻辑OR电路,配置以接收第一驱动讯号的延迟型式和第一输入讯号,并输出第三驱动讯号;一第三延迟电路,配置以接收一第二输入讯号,并输出第二驱动讯号;一第四延迟电路,配置以接收第二驱动讯号,并输出第二驱动讯号的延迟型式;以及一第二逻辑OR电路,配置以接收第二驱动讯号的延迟型式和第二输入讯号,并输出第四驱动讯号。6.如申请专利范围第1项所述之控制器,其中,该控制器更包括:一第一延迟电路,配置以从一第一输入讯号产生第一驱动讯号;一第二延迟电路,配置以产生第一驱动讯号的延迟型式,第一驱动讯号的延迟型式被提供到一第一边缘触发单触发电路的一输入端;一第一SR闩锁器,配置以产生第三驱动讯号,第一输入讯号耦接至第一SR闩锁器之一设定端,以及第一边缘触发单触发电路的一输出端耦接至第一SR闩锁器之一重设端;一第三延迟电路,配置以从一第二输入讯号产生第二驱动讯号;一第四延迟电路,配置以产生第二驱动讯号的延迟型式,第二驱动讯号的延迟型式被提供到一第二边缘触发单触发电路的一输入端;以及一第二SR闩锁器,配置以产生第四驱动讯号,第二输入讯号耦接至第二SR闩锁器之一设定端,以及第二边缘触发单触发电路的一输出端耦接至第二SR闩锁器之一重设端。7.如申请专利范围第1项所述之控制器,其中,对于第一和第二驱动讯号而言,逻辑高表示有效状态,而对于第三和第四驱动讯号而言,逻辑低表示有效状态。8.如申请专利范围第3项所述之控制器,其中,第一和第二功率电晶体均为N型场效电晶体,而第三和第四功率电晶体均为P型场效电晶体。9.如申请专利范围第3项所述之控制器,其中,电灯负载包括一个或更多冷阴极萤光灯。10.如申请专利范围第3项所述之控制器,其中,该些驱动讯号决定一周期时序,以利用一较小电压切换技术来操作功率电晶体,以产生AC电灯讯号,该周期时序包括:一第一导电状态,在该状态中第一和第四功率电晶体导通,而第二和第三功率电晶体截止,使得电力以一第一极性从电源流向电灯负载;一第一转换状态,其跟在第一导电状态之后,在该第一转换状态中第四功率电晶体截止;一第一闲置状态,其跟在第一转换状态之后,在该第一闲置状态中第二功率电晶体导通;一第二转换状态,其跟在第一闲置状态之后,在该第二转换状态中第一功率电晶体截止;一第二导电状态,其跟在第二转换状态之后,在该第二导电状态中第三功率电晶体导通,使得电力以一第二极性从电源流向电灯负载;一第三转换状态,其跟在第二导电状态之后,在该第三转换状态中第三功率电晶体截止;一第二闲置状态,其跟在第三转换状态之后,在该第二闲置状态中第一功率电晶体导通;以及一第四转换状态,其跟在第二闲置状态之后,在该第四转换状态中第二功率电晶体截止。11.如申请专利范围第1项所述之控制器,其中,第一和第二驱动讯号具有重叠的有效状态,该控制器更包括:一第一延迟电路与一第二延迟电路串联耦接,其中第一延迟电路的一输入端接收一第一输入讯号,且该第一延迟电路的一输出讯号被反相以产生第四驱动讯号;一第一逻辑NOR电路,其输入端分别耦接至第一输入讯号和第二延迟电路之一输出端,其中该第一逻辑NOR电路输出第二驱动讯号;一第三延迟电路与一第四延迟电路串联耦接,其中第三延迟电路的一输入端接收一第二输入讯号,且该第三延迟电路的一输出讯号被反相以产生第三驱动讯号;以及一第二逻辑NOR电路,其输入端分别耦接至第二输入讯号和第四延迟电路之一输出端,其中该第二逻辑NOR电路输出第一驱动讯号。12.如申请专利范围第1项所述之控制器,其中,第一和第二驱动讯号具有重叠的有效状态,该控制器更包括:一第一延迟电路与一第二延迟电路串联耦接,其中第一延迟电路的一输入端耦接至一第一输入讯号,该第一延迟电路的一输出讯号被反相以产生第四驱动讯号,且第二延迟电路的一输出讯号被提供到一第一边缘触发单触发电路的一输入端;一第一SR闩锁器,配置以产生第二驱动讯号,其中第一输入讯号被提供到第一SR闩锁器之一设定端,而第一边缘触发单触发电路的一输出讯号被提供到第一SR闩锁器之一重设端;一第三延迟电路与一第四延迟电路串联耦接,其中第三延迟电路的一输入端耦接至一第二输入讯号,该第三延迟电路的一输出讯号被反相以产生第三驱动讯号,且第四延迟电路的一输出讯号被提供到一第二边缘触发单触发电路的一输入端;以及一第二SR闩锁器,配置以产生第四驱动讯号,其中第二输入讯号被提供到第二SR闩锁器之一设定端,而第二边缘触发单触发电路的一输出讯号被提供到第二SR闩锁器之一重设端。13.一种灵活控制背光变频器中之半桥或全桥切换网路之方法,该方法包括:产生一第一驱动讯号,以控制一第一半导体开关,其中该第一驱动讯号具有一可变的工作循环;产生一第二驱动讯号,以控制一第二半导体开关,其中该第二驱动讯号实质上是第一驱动讯号的180相位移型式;产生一第三驱动讯号,以选择性地(optionally)控制一第三半导体开关,其中该第三驱动讯号与第一驱动讯号具有相反的状态,这使得第三半导体开关与第一半导体开关交替导通,而第三驱动讯号与第一驱动讯号具有状态转换重叠,这使得第三半导体开关截止之后第一半导体开关再导通,而第三半导体开关导通之前第一半导体开关先截止;以及产生一第四驱动讯号,以选择性地控制一第四半导体开关,其中该第四驱动讯号与第二驱动讯号具有相反的状态,这使得第四半导体开关与第二半导体开关交替导通,而第四驱动讯号与第二驱动讯号具有状态转换重叠,这使得第四半导体开关截止之后第二半导体开关再导通,而第四半导体开关导通之前第二半导体开关先截止。14.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,该些驱动讯号控制半桥切换网路,当第一驱动讯号有效时,电力以一第一极性从一电源流向一电灯;当第二驱动讯号有效时,电力以一第二极性从电源流向电灯;以及,当第一和第二驱动讯号两者均有效或者均无效时,实质上无电力从电源流向电灯。15.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,该些驱动讯号控制全桥切换网路,当第一和第四驱动讯号有效时,电力在第一导电状态期间以一第一极性从一电源流向一电灯;当第二和第三驱动讯号有效时,电力在第二导电状态期间以一第二极性从电源流向电灯;以及,当第一和第二驱动讯号有效时,或者当第三和第四驱动讯号有效时,在闲置状态期间实质上无电力从电源流向电灯。16.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,产生第一驱动讯号包括将一第一输入讯号延迟一第一时间延迟;产生第三驱动讯号包括将第一输入讯号,与延迟了第一时间延迟和一第二时间延迟的第一输入讯号,两者进行逻辑或(OR)运算;产生第二驱动讯号包括将一第二输入讯号延迟一第三时间延迟;以及,产生第四驱动讯号包括将第二输入讯号,与延迟了第三时间延迟和一第四时间延迟的第二输入讯号,两者进行逻辑或(OR)运算。17.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,第一驱动讯号是藉由增加一第一时间延迟到一第一输入讯号而产生;第三驱动讯号是藉由利用第一输入讯号来设定一第一闩锁器及利用一第一单触发电路的一输出讯号来重设该第一闩锁器而产生,其中该第一单触发电路是由具有一第二时间延迟的第一驱动讯号的下降缘来触发;第二驱动讯号是藉由增加一第三时间延迟到一第二输入讯号而产生;以及,第四驱动讯号是藉由利用第二输入讯号来设定一第二闩锁器及利用一第二单触发电路的一输出讯号来重设该第二闩锁器而产生,其中该第二单触发电路是由具有一第四时间延迟的第二驱动讯号的下降缘来触发。18.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,一第一输入讯号被提供到一第一延迟电路,该第一延迟电路的一输出讯号被反相以产生第四驱动讯号,其中第一延迟电路与一第二延迟电路串联耦接;第二延迟电路的一输出讯号与第一输入讯号进行逻辑互斥或(NOR)运算,以产生第二驱动讯号;一第二输入讯号被提供到一第三延迟电路,该第三延迟电路的一输出讯号被反相以产生第三驱动讯号,其中第三延迟电路与一第四延迟电路串联耦接;以及,第四延迟电路的一输出讯号与第二输入讯号进行逻辑互斥或(NOR)运算,以产生第一驱动讯号。19.如申请专利范围第13项所述之灵活控制背光变频器中之半桥或全桥切换网路之方法,其中,一第一输入讯号被提供到一第一延迟电路,第四驱动讯号是藉由将第一延迟电路之一输出讯号反相而产生,其中第一延迟电路与一第二延迟电路串联耦接;第二驱动讯号是藉由利用第一输入讯号来设定一第一闩锁器及利用一第一单触发电路来重设该第一闩锁器而产生,其中该第一单触发电路是藉由第二延迟电路的一输出讯号来触发;一第二输入讯号被提供到一第三延迟电路,第三驱动讯号是藉由将第三延迟电路之一输出讯号反相而产生,其中第三延迟电路与一第四延迟电路串联耦接;以及,第一驱动讯号是藉由利用第二输入讯号来设定一第二闩锁器及利用一第二单触发电路来重设该第二闩锁器而产生,其中该第二单触发电路是藉由第四延迟电路的一输出讯号来触发。20.一种变频器之控制器,包括:用以产生一第一驱动讯号的装置,该第一驱动讯号具有可变的工作循环;用以产生一第二驱动讯号的装置,该第二驱动讯号实质上与第一驱动讯号具有相同的工作循环,且相对于第一驱动讯号具有大约180的相位移;用以产生一第三驱动讯号的装置,该第三驱动讯号实质上跟随具有相反的状态和转换重叠之第一驱动讯号,使得第三驱动讯号从有效状态转换为无效状态之后,第一驱动讯号再从无效状态转换为有效状态,以及第三驱动讯号从无效状态转换为有效状态之前,第一驱动讯号先从有效状态转换为无效状态;以及用以产生一第四驱动讯号的装置,该第四驱动讯号实质上跟随具有相反的状态和转换重叠之第二驱动讯号,使得第四驱动讯号从有效状态转换为无效状态之后,第二驱动讯号再从无效状态转换为有效状态,以及第四驱动讯号从无效状态转换为有效状态之前,第二驱动讯号先从有效状态转换为无效状态。图式简单说明:图1绘示了利用半桥切换网路实现的直接驱动背光系统的一实施例。图2绘示了用以驱动如图1所示之半桥切换网路中的功率电晶体的一种时序排程。图3绘示了利用全桥切换网路实现的直接驱动背光系统的一实施例。图4绘示了一种用以控制图3所示之全桥切换网路中的功率电晶体的时序排程。图5A-图5H绘示了全桥切换网路之周期时序之一实施例,其使用零电压切换技术以提高功率效率。图6绘示了依照图5A-图5H所述之周期时序来控制全桥切换网路中电晶体之驱动波形的一实施例。图7绘示了用以产生图6所示之驱动波形之控制电路的一实施例。图8是图7所示之控制电路中某些讯号的时序图。图9绘示了用以产生图6所示之驱动波形之控制电路的另一实施例。图10是图9所示之控制电路中某些讯号的时序图。图11A-图11H绘示了全桥切换网路之周期时序之另一实施例,其可进一步提高功率效率。图12绘示了依照图11A-图11H所述之周期时序来控制全桥切换网路中电晶体驱动波形的一实施例。图13绘示了用以产生图12所示之驱动波形之控制电路的一实施例。图14绘示了用以产生图12所示之驱动波形之控制电路的另一实施例。 |
