半导体记忆体装置之输入/出电路及其输入/出方法

摘要

本发明提供一种用于一半导体记忆体装置之输入／出电路，其包括：一资料输出电路，其经组态以回应于一输入／出赋能讯号而缓冲该半导体记忆体装置中之输出资料，以便将经缓冲之输出资料输出至一输入／出讯号线；一资料输入电路，其经组态以接收来自该输入／出讯号线之输入资料并缓冲该输入资料，以便将经缓冲之输入资料传送至半导体记忆体装置；及一负载控制器，其经组态以回应于该输入／出赋能讯号而控制该输入／出讯号线上之负载。