| 主权项 |
1.一种制造半导体元件之方法,包含下述步骤: 形成一基底绝缘薄膜于一半导体基板上; 形成第一导电性薄膜于该基底绝缘薄膜上; 形成一介电薄膜于该第一导电性薄膜上,该介电薄 膜系由铁电材料及高介电材料中之一者构成; 形成第二导电性薄膜于该介电薄膜上; 形成一具有电容器形状之金属光罩于该第二导电 性薄膜上; 在一含有溴气之第一气体环境中,选择性地蚀刻自 该金属光罩曝露出的该第二导电性薄膜,以将该第 二导电性薄膜塑造成一电容器上部电极; 在一含有氯气之第二气体环境中,选择性地蚀刻自 该金属光罩曝露出之该介电薄膜,以将该介电薄膜 塑造成一电容器介电薄膜;以及 在一含有溴气之第三气体环境中,选择性地蚀刻自 该金属光罩曝露出之该第一导电性薄膜,以将该第 一导电性薄膜塑造成一电容器下部电极。 2.如申请专利范围第1项之制造半导体元件之方法, 其中该光罩具有由氮化钛及氧化矽所构成的双层 结构。 3.如申请专利范围第1项之制造半导体元件之方法, 其中该第一气体环境及该第三气体环境中至少一 者为引入HBr及O2的气体环境。 4.如申请专利范围第1项之制造半导体元件之方法, 其中该第二气体环境为引入氯气及氩气的气体环 境。 5.如申请专利范围第4项之制造半导体元件之方法, 其中该氩气的流速系设定为大于该氯气的流速。 6.如申请专利范围第1项之制造半导体元件之方法, 其中该氯气的流速系设定为大于该氩气的流速,以 及在蚀刻该介电薄膜后,去除在该电容器介电薄膜 之侧表面上的沈积物。 7.如申请专利范围第1项之制造半导体元件之方法, 其中含氟气体系引入该第二气体环境及该第三气 体环境中至少一者。 8.如申请专利范围第1项之制造半导体元件之方法, 其中该第一气体环境、该第二气体环境及该第三 气体环境中至少一者为电浆气体环境。 9.如申请专利范围第1项之制造半导体元件之方法, 进一步包含下述步骤:于蚀刻第一导电性薄膜后, 将电容器介电薄膜暴露至电浆气体环境中。 10.如申请专利范围第9项之制造半导体元件之方法 ,其中氟气系包含在电浆气体环境中。 11.如申请专利范围第1项之制造半导体元件之方法 ,其中在该第二气体环境中之该介电薄膜的蚀刻系 藉由多数步骤同时改变条件来完成。 12.如申请专利范围第11项之制造半导体元件之方 法,其中该介电薄膜蚀刻在最后一条件下具有比其 他先前条件较高的溅射器元件。 13.如申请专利范围第11项之制造半导体元件之方 法,其中该第二气体环境系设定为具有个别条件之 不同处理室。 14.如申请专利范围第11项之制造半导体元件之方 法,其中该条件之一改变为该基板之加热温度、蚀 刻气体环境中之压力及气体分压中至少一者的改 变。 15.如申请专利范围第1项之制造半导体元件之方法 ,其中该基底绝缘薄膜为一氧化矽薄膜。 16.如申请专利范围第1项之制造半导体元件之方法 ,其中对该第一导电性薄膜、该介电薄膜及该第二 导电性薄膜中至少一者施与过度蚀刻。 17.如申请专利范围第1项之制造半导体元件之方法 ,其中该铁电薄膜系由PZT材料或铋化合物材料所形 成。 18.如申请专利范围第1项之制造半导体元件之方法 ,其中该第一导电性薄膜及该第二导电性薄膜中至 少一者系由铱、氧化铱、铂、氧化铂及SRO所构成 之单层薄膜所形成,或由一多层结构薄膜所形成, 该多层结构薄膜中之一层系选自铱、氧化铱、铂 、氧化铂及SRO。 19.一种制造半导体元件之方法,其包含下述步骤: 形成一基底绝缘薄膜于一半导体元件上; 形成第一导电性薄膜于该基底绝缘薄膜上; 形成一介电薄膜于该第一导电性薄膜上,该介电薄 膜系由铁电性材料及高介电性材料中之一者构成; 形成第二导电性薄膜于该介电薄膜上; 形成一具有电容器形状之金属光罩于该第二导电 性薄膜上; 在引入第一蚀刻气体及氧气之第一气体环境中,选 择性地蚀刻自该金属光罩曝露之该第二导电性薄 膜,将该第二导电性薄膜塑造成一电容器之上部电 极; 在引入不含氧气之第二蚀刻气体的第二气体环境 中,选择性地蚀刻自该金属光罩曝露之该介电薄膜 ,以将该介电薄膜塑造成一电容器之介电薄膜;以 及 在引入第三蚀刻气体及氧气之第三气体环境中,选 择性地蚀刻自该金属光罩曝露之该第一导电性薄 膜,以将该第一导电性薄膜塑造一电容器之下部电 极。 20.如申请专利范围第19项之制造半导体元件之方 法,其中该光罩具有由氮化钛及氧化矽所构成的双 层结构。 21.如申请专利范围第19项之制造半导体元件之方 法,其中该第一气体环境及该第三气体环境中至少 一者为引入HBr及O2的气体环境。 22.如申请专利范围第19项之制造半导体元件之方 法,其中该第二气体环境为引入氯气及氩气的气体 环境。 23.如申请专利范围第22项之制造半导体元件之方 法,其中该氩气的流速系设定为大于该氯气的流速 。 24.如申请专利范围第19项之制造半导体元件之方 法,其中该氯气的流速系设定为大于该氩气的流速 ,以及在蚀刻该介电薄膜后,去除在该电容器介电 薄膜之侧表面上的沈积物。 25.如申请专利范围第19项之制造半导体元件之方 法,其中含氟气体系引入该第二气体环境及该第三 气体环境中至少一者。 26.如申请专利范围第19项之制造半导体元件之方 法,其中该第一气体环境、该第二气体环境及该第 三气体环境中至少一者为电浆气体环境。 27.如申请专利范围第19项之制造半导体元件之方 法,进一步包含下述步骤:于蚀刻第一导电性薄膜 后,将电容器介电薄膜暴露至电浆气体环境中。 28.如申请专利范围第27项之制造半导体元件之方 法,其中氟气系包含在电浆气体环境中。 29.如申请专利范围第19项之制造半导体元件之方 法,其中在该第二气体环境中之该介电薄膜的蚀刻 系藉由多数步骤同时改变条件来完成。 30.如申请专利范围第29项之制造半导体元件之方 法,其中该介电薄膜蚀刻在最后一条件下具有比其 他先前条件较高的溅射器元件。 31.如申请专利范围第29项之制造半导体元件之方 法,其中该第二气体环境系设定为具有个别条件之 不同处理室。 32.如申请专利范围第29项之制造半导体元件之方 法,其中该条件之一改变为该基板之加热温度、蚀 刻气体环境中之压力及气体分压中至少一者的改 变。 33.如申请专利范围第19项之制造半导体元件之方 法,其中该基底绝缘薄膜为一氧化矽薄膜。 34.如申请专利范围第19项之制造半导体元件之方 法,其中对该第一导电性薄膜、该介电薄膜及该第 二导电性薄膜中至少一者施与过度蚀刻。 35.如申请专利范围第19项之制造半导体元件之方 法,其中该铁电薄膜系由PZT材料或铋化合物材料所 形成。 36.如申请专利范围第19项之制造半导体元件之方 法,其中该第一导电性薄膜及该第二导电性薄膜中 至少一者系由铱、氧化铱、铂、氧化铂及SRO所构 成之单层薄膜所形成,或由一多层结构薄膜所形成 ,该多层结构薄膜中之一层系选自铱、氧化铱、铂 、氧化铂及SRO。 图式简单说明: 第1A及1B图为显示习知技术中形成电容器之步骤的 截面图; 第2A至2J图为显示根据本发明之一具体实施例之形 成半导体元件之步骤的截面图; 第3图为显示根据本发明之一具体实施例之用于形 成半导体元件的蚀刻设备的一实施例之结构图; 第4图为显示用于根据本发明之一具体实施例之半 导体元件之电容器电极之铱的蚀刻速率与晶圆台 温度之间的关系; 第5图为显示当根据本发明之一具体实施例的半半 导体元件的电容器暴露至由HBr及氧气构成的混合 气体电浆中时,极化电荷量及氧气密度之间的关系 ; 第6图为显示当利用由HBr及氧气构成的混合气体电 浆分别蚀刻用于根据本发明之具体实施例之半导 体元件的电容器电极的铱薄膜、氧化钛薄膜及铂 薄膜与用于作为绝缘薄膜的氧化矽薄膜时,蚀刻速 率与HBr密度之间的关系; 第7图为显示当利用由HBr及氧气构成的混合气体电 浆分别蚀刻用于根据本发明之具体实施例之半导 体元件的电容器电极的铱薄膜、氧化铱薄膜及铂 薄膜与用于作为绝缘薄膜的氧化矽薄膜时,蚀刻速 率与偏压电力之间的关系; 第8A至8D图为以显微照片为基础来说明之显示回应 用于形成根据本发明之具体实施半导体元件之电 容器下部电极的HBr-O2混合气体中O2密度改变之在 电容器侧表面上的导电性栅篱的黏附力状态之透 视图; 第9图为显示当Cl2-O2混合气体用于形成根据本发明 之具体实施例之半导体元件的电容器电极时之电 容器的截面图; 第10图为显示当HBr-O2混合气体用于形成根据本发 明之具体实施例之半导体元件的电容器电极时之 电容器的截面图; 第11图为显示当HBr-Ar混合气体用于蚀刻作为根据 本发明之具体实施例的半导体元件之电容器介电 薄膜的PZT薄膜时,晶圆台温度及蚀刻速率之间的关 系图; 第12图为显示当利用HBr-Ar混合气体蚀刻用于根据 本发明之具体实施例之半导体元件的电容器电极 的氧化铱薄膜、PZT薄膜及铂薄膜时,偏压电力与蚀 刻速率之间的关系图; 第13图为当根据本发明之具体实施例的半导体元 件之电容器暴露至各种不同的气体电浆时,极化电 荷量及处理条件之间的关系图; 第14A及14B图为以显微照片为基础来说明之显示当 蚀刻构成根据本发明之具体实施例之半导体元件 的电容器的PZT薄膜中温度改变时,在经蚀刻PZT薄膜 的侧表面上蚀刻产物之黏附力差异的透视图; 第15A及15B图为以显微照片为基础来说明之显示当 蚀刻构成根据本发明之具体实施例之半导体元件 的电容器的PZT薄膜中压力改变时,在经蚀刻PZT薄膜 的侧表面上蚀刻产物之黏附力差异的透视图; 第16A及16B图为以显微照片为基础来说明之显示当 蚀刻构成根据本发明之具体实施例之半导体元件 的电容器的PZT薄膜中氯气分压改变时,在经蚀刻PZT 薄膜的侧表面上蚀刻产物之黏附力差异的透视图; 第17A及17B图为显示由于在蚀刻以形成根据本发明 之具体实施例的半导体元件之电容器时,晶圆台温 度之差异所造成的电容器侧表面之锥度角差异的 截面图; 第18图为显示由于形成根据本发明之具体实施例 的半导体元件之电容器的蚀刻条件差异,所造成之 电容器泄漏电流差异的图;以及 第19A及19B图为显示形成根据本发明之具体实施例 之半导体元件的另一电容器的截面图。 |
