译码器电路和译码方法

摘要

本发明提供了译码器电路和译码方法。译码器电路包括第一延时装置，用于延时从字典读出的单位数据；用于选择数据的选择装置；和第二延时装置，用于延时由选择装置选择的数据，其中来自第二延时装置的延时的数据被再次写入到字典，选择装置被提供以来自第一延时装置的延时的数据和来自第二延时装置的延时的数据，如果字典的写地址和读地址落入相应于第一和第二延时装置的延时量的预定的距离的范围内，则选择装置选择来自第二延时装置的延时的数据，以及在其它情形下，选择装置选择来自第一延时装置的延时的数据。

主权项

1.一种译码器电路，其中预定的单位数据从被存储在存储器的字典中被读出，所述读出的单位数据被再次写入到所述字典的不同的地址，并且所述下一个单位数据从所述字典中被读出，由此译码数据，所述译码器电路包括：第一延时装置，用于延时从所述字典读出的所述单位数据；选择装置，用于选择数据；和第二延时装置，用于延时由所述选择装置选择的数据，其中来自所述第二延时装置的延时的数据被再次写入到所述字典，所述选择装置被提供以来自所述第一延时装置的延时的数据和来自所述第二延时装置的延时的数据，如果所述字典的写地址和读地址落入到相应于所述第一和第二延时装置的延时量的距离的范围内，则所述选择装置选择来自所述第二延时装置的延时的数据，以及在其它情形下，所述选择装置选择来自所述第一延时装置的延时的数据。