发明名称 半导体装置
摘要 本发明提供一种在半导体基板的主面上形成被分割为多个划区的受光部的半导体装置,其在成为每个划区(62)的PIN光电二极管(PIN-PD)的共同的阳极的P-sub层(80)上,生长成为PIN-PD的i层的高电阻率的外延层(82)。在划区(62)的边界上,通过从基板表面的离子注入而形成作为p<SUP>+</SUP>区域的分离区域(64)。在将各划区(62)上形成的阴极区域(66)和P-sub层(80)反向偏置而使PIN-PD起作用时,分离区域(64)和P-sub层(80)一起被施加接地电位而成为阳极。其结果是,在被分离区域(64)和P-sub层(80)所夹的位置的外延层(82)中,形成与电子相对的电位势垒。由此,能够防止在各划区(62)中由于光的吸收而产生的电子向相邻的划区(62)移动,从而实现元件分离。
申请公布号 CN1870279A 申请公布日期 2006.11.29
申请号 CN200610081759.2 申请日期 2006.05.11
申请人 三洋电机株式会社 发明人 长谷川昭博
分类号 H01L27/144(2006.01);H01L31/105(2006.01) 主分类号 H01L27/144(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 李香兰
主权项 1.一种半导体装置,在半导体基板的主面上形成了被分割为多个划区的受光部,该装置包括:低杂质浓度的中间半导体区域,其设置于所述主面;第1导电型的下部半导体区域,其连接到所述中间半导体区域的下面而配置、并被施加第1电压,其杂质浓度比所述中间半导体区域的还高;第1导电型的边界半导体区域,其沿着所述划区之间的边界而形成于所述中间半导体区域的表面、并被施加第2电压,其杂质浓度比所述中间半导体区域的还高;第2导电型的多个上部半导体区域,其分别形成于和所述中间半导体区域的表面的所述各划区对应的位置、并被施加第3电压,其杂质浓度比所述中间半导体区域的还高,所述各上部半导体区域和所述下部半导体区域,通过所述第1电压和所述第3电压而被设为反向偏置状态,在所述中间半导体区域中形成耗尽层;所述边界半导体区域,根据所述第2电压,在其与所述下部半导体区域之间形成所述信号电荷的所述划区之间的移动相对的电位势垒。
地址 日本国大阪府守口市京阪本通2丁目5番5号