发明名称 |
调整输入/输出电路的相位的方法和装置 |
摘要 |
用于集成电路芯片的输入/输出电路的输入/输出时钟相位调整电路。在一个实施例中,集成电路芯片包括经连接以接收系统时钟的相位调整电路。相位调整电路生成输入/输出时钟,该时钟经连接被集成电路芯片的输入/输出电路接收,用于系统中的输入/输出数据传输。相位调整电路包括经连接而通过第一延迟电路接收系统时钟的锁相环电路。该锁相环电路所生成的输入/输出时钟通过第二延迟电路在锁相环电路的反馈时钟输入端被接收。第一和第二延迟电路被用于相对于系统时钟控制锁相环电路所生成的输入/输出时钟的相位。在一个实施例中,集成电路的输入/输出电路的输入/输出数据通道中包含第三延迟电路。所述第三延迟电路使来自该集成电路的输入和输出数据传输能以与系统时钟异相的方式定时。 |
申请公布号 |
CN1287527C |
申请公布日期 |
2006.11.29 |
申请号 |
CN01813919.1 |
申请日期 |
2001.06.07 |
申请人 |
英特尔公司 |
发明人 |
K·王;G·泰勒;S·金;C·-Y·曹;C·林 |
分类号 |
H03L7/081(2006.01);H04L7/033(2006.01);G06F1/10(2006.01) |
主分类号 |
H03L7/081(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
杨凯;张志醒 |
主权项 |
1.一种装置,包括:经连接而接收系统时钟和相位控制信息的相位调整电路,所述相位调整电路生成与所述系统时钟之间有可选择的相位差的第一输入/输出时钟,所述相位调整电路包括:生成所述第一输入/输出时钟的第一锁相环电路;连接到所述第一锁相环电路的基准时钟输入的第一延迟电路,所述第一延迟电路经连接而接收所述系统时钟以及经连接而使所述系统时钟延迟以响应所述相位控制信息;以及与所述第一锁相环电路的反馈时钟输入端连接的第二延迟电路,所述第二延迟电路经连接而接收所述第一输入/输出时钟以及经连接使所述第一输入/输出时钟延迟以响应所述相位控制信息;以及响应所述第一输入/输出时钟进行定时来锁存所述装置的输入/输出数据的输入/输出缓冲电路,所述输入/输出缓冲电路经连接而锁存往返于远程装置的远程输入/输出缓冲电路的输入/输出数据,所述远程输入/输出缓冲电路响应基本上与系统时钟同相的远程输入/输出时钟进行定时,所述输入/输出缓冲电路包括连接在所述输入/输出缓冲电路的输入/输出数据通道上的第三延迟电路,所述第三延迟电路经连接而接收第三延迟控制信号,所述第三延迟电路经连接而延迟所述输入/输出缓冲电路的输入/输出数据以响应所述第三延迟控制信号。 |
地址 |
美国加利福尼亚州 |