| 发明名称 | 半导体存储装置 | ||
| 摘要 | 按每个存储器单元列配置单元电源线(PVL0－PVLn)，根据对应列的位线(BL0、/BL0－BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。 | ||
| 申请公布号 | CN1870175A | 申请公布日期 | 2006.11.29 |
| 申请号 | CN200610084114.4 | 申请日期 | 2006.05.23 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 新居浩二;大林茂树;牧野博之;石桥孝一郎;筱原寻史 |
| 分类号 | G11C11/416(2006.01);G11C11/419(2006.01);G11C11/413(2006.01) | 主分类号 | G11C11/416(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;刘宗杰 |
| 主权项 | 1.一种半导体存储装置，其中设有：行列状排列的多个存储器单元；对应于各存储器单元列而配置并连接各对应列的存储器单元的多根位线；对应于各所述存储器单元列而配置并向各对应列的存储器单元供给第一电源电压的多根单元电源线；以及对应于各存储器单元列而配置，且各自至少根据对应列位线的电压有选择地截断对应单元电源线的所述第一电源电压供给的多个写入辅助电路。 | ||
| 地址 | 日本东京都 | ||