| 发明名称 | 半导体器件及其制造方法和设计方法 | ||
| 摘要 | 一种半导体器件，包括：第一导电类型的半导体衬底(10)；第一导电类型的第一阱(32a)，形成在该半导体衬底(10)中；第二导电类型的第二阱(32b)，形成在该半导体衬底(10)中；第二导电类型的杂质层(14)，埋在位于该第一阱(32a)和该第二阱(32b)下方的半导体衬底(10)中，并且连接至该第二阱(32b)，用于将偏置电压施加至该第二阱(32b)；以及第一导电类型的接触区(34)，选择性地形成在位于该第一阱(32a)紧下方的杂质层(14)中，该第一阱(32a)通过该接触区(34)连接至该半导体衬底(10)。 | ||
| 申请公布号 | CN1870264A | 申请公布日期 | 2006.11.29 |
| 申请号 | CN200610084524.9 | 申请日期 | 2006.05.25 |
| 申请人 | 富士通株式会社 | 发明人 | 田中琢尔 |
| 分类号 | H01L27/04(2006.01);H01L21/822(2006.01);G06F17/50(2006.01) | 主分类号 | H01L27/04(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 张龙哺 |
| 主权项 | 1.一种半导体器件，包括：第一导电类型的半导体衬底；第一导电类型的第一阱，其形成在该半导体衬底中；第二导电类型的第一晶体管，其形成在该第一阱的上方；第二导电类型的第二阱，其形成在该半导体衬底中；第一导电类型的第二晶体管，其形成在该第二阱的上方；第二导电类型的杂质层，其埋入位于该第一阱和该第二阱下方的半导体衬底中，并且连接至该第二阱，用于将偏置电压施加至该第二阱；以及第一导电类型的接触区，其选择性地形成在位于该第一阱紧下方的杂质层中，该第一阱通过该接触区连接至该半导体衬底。 | ||
| 地址 | 日本神奈川县川崎市 | ||