制作沟渠电容浅沟绝缘的方法

摘要

本发明提供一种制作沟渠电容浅沟绝缘的方法，包含：提供一半导体基底，其上具有一硬掩膜，其中所述半导体基底上已制作有多个深沟渠电容结构，各深沟渠电容结构包含有电容电极、电容介电层、电容下电极以及颈氧化层；于半导体基底上沉积一介电层；将该介电层平坦化至所述硬掩膜表面，剩余的介电层则填满深沟渠电容结构上方的凹陷缺口；于半导体基底上沉积一缓冲层；于该缓冲层上形成定义有浅沟绝缘图案开口的光阻掩膜；进行一等离子干蚀刻，通过浅沟绝缘图案开口，利用介电层以及颈氧化层作为蚀刻掩膜，保护各深沟渠电容结构，选择性地蚀刻所述缓冲层、硬掩膜，最后蚀刻半导体基底，形成绝缘浅沟；以及于该绝缘浅沟内填入沟渠绝缘材料。

主权项

1、一种沟渠电容浅沟绝缘的制作方法，包含有：提供一半导体基底，其上具有一硬掩膜，其中所述半导体基底表面区分为逻辑区域以及存储数组区域，所述存储数组区域内已制作有多个深沟渠电容结构，各所述深沟渠电容结构包含有电容电极、电容介电层、电容下电极以及颈氧化层；其特征是：于所述半导体基底上沉积一介电层；将所述介电层平坦化至所述硬掩膜表面，剩余的介电层则填满所述深沟渠电容结构上方的凹陷缺口；于所述半导体基底上沉积一缓冲层；于所述缓冲层上沉积一底部抗反射层；于所述底部抗反射层上形成定义有存储数组区域浅沟绝缘图案开口以及定义有逻辑区域浅沟绝缘图案开口的光阻掩膜；进行一等离子干蚀刻，通过所述存储数组区域浅沟绝缘图案开口以及逻辑区域浅沟绝缘图案开口，利用所述介电层以及颈氧化层作为蚀刻掩膜，保护各所述深沟渠电容结构，选择性地蚀刻所述底部抗反射层、缓冲层、硬掩膜，最后蚀刻所述半导体基底，分别形成存储数组区域绝缘浅沟以及逻辑区域绝缘浅沟；去除所述光阻掩膜以及底部抗反射层；以及于所述存储数组区域绝缘浅沟以及逻辑区域绝缘浅沟内填入沟渠绝缘材料。