| 发明名称 | 用于减少短沟道效应的凹陷沟道快闪架构 | ||
| 摘要 | 本发明描述具有减轻短沟道效应的存储单元。源极区域(54)及漏极区域(56)形成在半导体衬底(58)之内。沟区域(59)形成在该源极区域及该漏极区域之间。凹陷的沟道区域(52)形成在该沟区域、该源极区域及该漏极区域的下方。栅极介电层(60)形成在该凹陷的沟道区域的上及在该源极区域及该漏极区域之间的该半导体衬底的沟区域之内。控制栅极层(70)形成在高于该凹陷的沟道区域的该半导体板上，其中该控制栅极层藉由该栅极介电层而与该凹陷的沟道区域分离。 | ||
| 申请公布号 | CN1868069A | 申请公布日期 | 2006.11.22 |
| 申请号 | CN200480029724.3 | 申请日期 | 2004.09.16 |
| 申请人 | 先进微装置公司 | 发明人 | W·郑;M·伦道夫 |
| 分类号 | H01L29/788(2006.01);H01L29/792(2006.01) | 主分类号 | H01L29/788(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
| 主权项 | 1.一种存储单元，包括：半导体衬底(58)，具有至少一个沟槽(59)形成在该半导体衬底(58)的表面内；第一导电类型半导体的凹陷的沟道区域(52)，形成在该半导体衬底内的每个沟槽的底部处；第二导电类型半导体的源极区域(54)及漏极区域(56)，形成在该半导体衬底内的每个沟槽的相对端上；栅极介电层(60)，形成在该半导体衬底之上，该栅极介电层沿着该沟槽的底部及侧壁而形成；以及控制栅极层(70)，形成在该凹陷的沟道区域之上的该栅极介电层上方。 | ||
| 地址 | 美国加利福尼亚州 | ||