多阈值MIS集成电路器件及其电路设计方法

摘要

在芯片50A中，被布置的宏电路单元20A不包括虚拟电源线和高阈值电压的泄漏电流抑制MOS晶体管和高阈值电压的泄漏电流抑制MOS晶体管单元51。晶体管单元51具有一条与该单元的纵方向重合的门线51G，它沿着宏电路单元20A的矩形单元框架的一侧布置，及具有一个连至用于外部连接的VDD焊盘60和61的漏区域51D，一条连至I/O单元73的门线51G以及一个连至宏电路单元20A的VDD端点的源区域51S。此VDD端点用作一条虚拟电源线V_VDD的一个端点。

主权项

1.一种多阈值MIS集成电路器件，包括：第一宏电路(20A)，包括第一内部电路(31A，32A)和连至第一内部电路的第一虚拟电源线(V_VDD)，该第一内部电路包括具有第一阈值电压的一个MIS晶体管；及第一泄漏电流抑制MIS晶体管单元(51)，具有连至第一电源控制线(85A2，85B2，85B1)的第一门线(51G)，具有与第一门线重合的纵方向，沿着第一宏电路的宏框架的一侧形成，具有与第一阈值电压不同的第二阈值电压，具有一条电流路径，该电流路径的一端和另一端分别连至第一电源线(80A)和所述第一虚拟电源线。其中所述第一宏电路和第一泄漏电流抑制MIS晶体管单元被形成于一块基片上。