| 发明名称 | 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的SIP型封装及其制造方法 | ||
| 摘要 | 在一种半导体封装中，在其内形成具有接地层的布线板。在接地层上或者上方设置模拟半导体芯片，并且在模拟半导体芯片上或者上方设置数字半导体芯片，使得数字半导体芯片的衬底面向模拟半导体芯片。 | ||
| 申请公布号 | CN1866515A | 申请公布日期 | 2006.11.22 |
| 申请号 | CN200610084889.1 | 申请日期 | 2006.05.22 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 菊岛公弘 |
| 分类号 | H01L25/065(2006.01);H01L25/18(2006.01);H01L25/00(2006.01);H01L21/60(2006.01) | 主分类号 | H01L25/065(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 孙志湧;陆锦华 |
| 主权项 | 1.一种半导体封装，包括：具有在其内形成的接地层的布线板；设置在所述接地层上或者上方的模拟半导体芯片；以及数字半导体芯片，其设置在所述模拟半导体芯片上或者上方，使得所述数字半导体芯片的衬底面向所述模拟半导体芯片。 | ||
| 地址 | 日本神奈川 | ||