支持程序编码长度减小的微处理器

摘要

提供一台支持对编码长度减小的微处理器，其中指令从一个基本的一字代码以0.5字为单位扩展。从外部存储器取出的指令的一个字经由以半字为单位运行的指令缓冲器和选择器转移到译码寄存器，然后被译码器译码。一个存储单元存储指令缓冲器中存储的一条指令的状态。一个控制单元根据译码器的指示和存储单元中存储的状态控制选择器，因而指令以半字为单位从指令缓冲器转移到译码寄存器。

主权项

1.一种用于支持代码长度减小的微处理器，包括：一个操作数地址缓冲器，用于保持目标存储器存取地址，其中所述操作数地址缓冲器与一个外部存储器相连；一个存储装置，用于只要执行装载指令或存储指令时就将所述执行的装载或存储指令的操作数地址作为用于另一个指令的目标存储器存取地址而存入所述操作数地址缓冲器；一个用于取指令的取指装置；一个指令检测装置，用于检测已被所述取指装置取出并准备访问所述外部存储器的一条指令；一个判断装置，用于判断由所述指令检测装置检测的所述指令是否指定存储在所述操作数地址缓冲器中的所述目标存储器存取地址；一个第一控制装置，用于控制所述操作数地址缓冲器，使得如果当所述判断装置判定由所述指令检测装置检测的所述指令指定所述目标存储器存取地址，则所述地址缓冲器被输出到所述外部存储器；一个第二控制装置，用于控制所述操作数地址缓冲器，使得如果所述判断装置判定所述指令不指定存储在所述操作数地址缓冲器中的所述目标存储器存取地址，则所述被存储的地址被输出到所述外部存储器。