发明名称 |
运算电路及其运算控制方法 |
摘要 |
一种积和运算电路包括脉宽/数字转换电路(9),将具有代表操作数值的脉宽的脉冲信号转换为数字信号;排序电路(4),将由该脉宽/数字转换电路(9)转换为数字信号的多个操作数值Xi以大小递减或递增的顺序输出;以及累积和电路(1),用相应的操作数值Wi乘以从排序电路(4)输出的每一个操作数值并且计算相乘结果的累积和。该脉宽/数字转换电路(9)包括计数器(10),对时钟进行计数并将计数值作为数字信号输出,以及n个后沿锁存电路(11-0-11-(n-1)),其中的每一个在输入脉冲信号的后沿锁存从计数器输出的共用计数值。 |
申请公布号 |
CN1867888A |
申请公布日期 |
2006.11.22 |
申请号 |
CN200480030265.0 |
申请日期 |
2004.10.14 |
申请人 |
佳能株式会社 |
发明人 |
野村修;森江隆;中野铁平 |
分类号 |
G06F7/544(2006.01);H03M5/08(2006.01);G06N3/04(2006.01) |
主分类号 |
G06F7/544(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
冯谱 |
主权项 |
1.一种积和运算电路,包括:脉宽/数字转换电路,将具有代表操作数值的脉宽的脉冲信号转换为数字信号;排序电路,以大小递减或递增的顺序,输出多个由所述脉宽/数字转换电路转换为数字信号的操作数值;乘法电路,将从所述排序电路输出的每一个操作数值乘以相应的操作数值;以及累积和电路,计算所述乘法电路的相乘结果的累积和,其中所述脉宽/数字转换电路包括:计数器,对时钟进行计数并且将计数值作为数字信号输出,以及多个后沿锁存电路,每一个后沿锁存电路在输入脉冲信号的后沿对从所述计数器输出的共用计数值进行锁存。 |
地址 |
日本东京都 |