| 主权项 |
1.一种用于改进对准制程整合的方法,该方法包含:在一或多个半导体部分上形成复数个纵长特征,每一该些纵长特征具有一关联的长尺寸以及一关联的短尺寸,该关联的长尺寸大于该关联的短尺寸;以及在该一或多个半导体部分的至少一部分上形成复数个对准特征,该些对准特征用以界定一对准区域,该对准区域以第一外部对准特征与第二外部对准特征所构成的一平面为边界且向下地延伸,其中该些纵长特征的至少一特征之一部分包括于该对准区域内。2.如申请专利范围第1项所述之方法,其中该些纵长特征包含形成在一基底上的虚设特征。3.如申请专利范围第1项所述之方法,其中一或多个该些纵长特征至少部分地置放于第一对准特征与第二对准特征之间。4.如申请专利范围第1项所述之方法,其中该些对准特征形成在一现有层中,且其中该一或多个该些纵长特征形成在一先前层中。5.如申请专利范围第1项所述之方法,其中该些纵长特征是直线形状的。6.如申请专利范围第5项所述之方法,其中每一该些纵长特征具有一对应的直线宽度,且其中该些纵长特征的至少一特征具有另一对应的直线宽度,并与该些纵长特征的该对应直线宽度不同。7.如申请专利范围第5项所述之方法,其中相邻的纵长特征系藉由具有一对应间隔宽度的一间隔分隔开。8.如申请专利范围第7项所述之方法,其中用于第一对相邻纵长特征的第一对应间隔宽度不同于用于第二对相邻纵长特征的第二对应间隔宽度。9.如申请专利范围第1项所述之方法,其中该些对准特征系设置以决定一光微影系统的一对准参数。10.如申请专利范围第1项所述之方法,其中该些对准特征系设置以决定一重叠参数。11.如申请专利范围第1项所述之方法,其中该一或多个半导体部分包含一遮罩、一标线片以及该基底的至少之一。12.一种用于改进对准制程整合的方法,该方法包含:将光线传送至具有沿着第一轴的一长尺寸与一短尺寸的复数个纵长对准特征,其中在一对准制程期间,该传送的光线与该些对准特征相互作用;将该光线传送至复数个纵长特征,每一该些纵长特征具有沿着一长轴的一关联长尺寸与一关联的短尺寸,其中在该对准制程期间,该光线与该些纵长特征的至少一特征相互作用;接收已与该些对准特征相互作用的光线以及已与该些纵长特征相互作用的光线,以作为已接收光线;以及根据该已接收光线决定一对准参数。13.如申请专利范围第12项所述之方法,其中该已接收光线已从该些对准特征的至少一特征反射。14.如申请专利范围第12项所述之方法,其中该已接收光线包含已从该些对准特征的至少一特征散射的衍射光线。15.如申请专利范围第14项所述之方法,其中该衍射光线包含至少一非零阶衍射光线。16.如申请专利范围第12项所述之方法,其中该些对准特征的该长轴与该些纵长特征的该长轴大致上为水平的。17.如申请专利范围第16项所述之方法,其中该些纵长特征形成于一积体电路的一较低层中,且该较低层比该些对准特征形成处为低。18.如申请专利范围第12项所述之方法,其中该些对准特征的该长轴与该些纵长特征的该长轴大致上为垂直的。19.如申请专利范围第12项所述之方法,其中该对准参数系表示一光微影系统的一对准。20.如申请专利范围第12项所述之方法,其中该对准参数系表示在一电路结构中的第一层与第二层之间的一重叠。21.如申请专利范围第12项所述之方法,其中该些纵长特征包含虚设特征。22.一种用于改进对准制程整合的装置,该装置包含:具有复数个对准特征的一或多个半导体部分,该些对准特征界定一对准区域,该对准区域由第一外部对准特征的一外部边缘延伸至位于一现有层上第二外部对准特征的一外部边缘,该对准区域向下地延伸至一或多个先前层;以及置放于该一或多个半导体部分的一部分上之一或多个纵长特征,该一或多个纵长特征至少部分地位于该对准区域内。23.如申请专利范围第22项所述之装置,其中该一或多个纵长特征至少部分地包含于位在该现有层上的该对准区域内。24.如申请专利范围第22项所述之装置,其中该一或多个纵长特征至少部分地包含于位在一先前层上的该对准区域内。25.如申请专利范围第22项所述之装置,其中该一或多个纵长特征具有一长度与一宽度,该长度至少为该宽度的三倍。26.如申请专利范围第22项所述之装置,其中该一或多个纵长特征为直线形状的。27.如申请专利范围第26项所述之装置,其中该些对准特征为直线形状的。28.如申请专利范围第22项所述之装置,其中该一或多个纵长特征大致上平行于该些对准特征。29.如申请专利范围第27项所述之装置,其中该一或多个纵长特征大致上垂直于该些对准特征。30.如申请专利范围第22项所述之装置,其中该些对准特征包含于一对准标记之中。31.如申请专利范围第22项所述之装置,其中该些对准特征包含于一重叠结构之中。32.如申请专利范围第22项所述之装置,其中该一或多个半导体部分包含一遮罩、一标线片以及一半导体基底的至少之一。33.如申请专利范围第22项所述之装置,更包含一光微影系统,且其中该一或多个半导体部分包含于一光微影系统之中。图式简单说明:第1图显示虚设特征的一格子。第2图显示单轴对准的对准特征。第3A图显示具有如第2图所示对准特征的一对准区域且具有包含在该对准区域内的方形虚设特征。第3B图显示根据如第3A图所示的组态,正规化模拟对比的图式。第4A图显示根据先前技术,在不具虚设的一区域中之对准特征。第4B图显示根据如第4A图所示的组态,正规化模拟对比的图式。第5A图显示根据一实施例,可以提供于对准与制造方法的改进制程整合的纵长特征。第5B图显示根据一实施例,对准特征与纵长虚设特征的一实施方式。第5C图显示根据如第5B图所示的组态,正规化模拟对比的图式。第6A图显示包含四区段的虚设区域之实施方式。第6B图显示在第6A图中包含KLA重叠标记结构的实施方式。第7图系为周期性阵列特征的横断面图。第8A图显示可使用暗场对准的纵长特征之实施方式。第8B图显示用于Nikon对准系统的虚设特征之实施方式。第8C图显示用于ASML对准系统的虚设特征之实施方式。 |
