| 主权项 |
1.一种半导体装置,具备有: 隔介第1绝缘膜而形成焊垫电极的半导体晶片;及 由前述半导体晶片之背面到达该焊垫电极的贯通 孔, 而前述贯通孔的底部的开口径,系大于前述焊垫电 极的平面宽度。 2.如申请专利范围第1项之半导体装置,其中,位于 前述贯通孔之深度中途的开口径,系小于前述焊垫 电极之平面宽度及前述贯通孔之底部的开口径。 3.如申请专利范围第1或第2项之半导体装置,其中, 系具备有: 形成于包含前述贯通孔内之前述半导体晶片的背 面上,而于该贯通孔底部露出前述焊垫电极的第2 绝缘膜; 形成于前述贯通孔内的第2绝缘膜上,且与前述焊 垫电极电性连接的贯通电极; 与前述贯通电极电性连接并延伸形成于前述半导 体晶片之背面的第2绝缘膜上的配线层;及 形成于包含前述贯通电极上及前述配线层上之前 述半导体晶片之背面上,并露出部分前述配线层的 保护层。 4.如申请专利范围第3项之半导体装置,其中,系在 部分前述配线层上具备有导电端子。 5.一种半导体装置,系具备有: 隔介第1绝缘膜而形成焊垫电极的半导体晶片;及 由前述半导体晶片之背面到达该焊垫电极的贯通 孔, 而前述贯通孔底部之开口端部系具有未存在于前 述焊垫电极上的区域。 6.一种半导体装置之制造方法,系具备有: 蚀刻隔介第1绝缘膜而形成焊垫电极之半导体基板 ,以形成由该半导体基板之背面之对应该焊垫电极 的位置贯通至该半导体基板之该表面的贯通孔的 步骤;及 蚀刻在前述贯通孔底部所露出之第1绝缘膜以露出 焊垫电极的步骤, 而形成前述贯通孔之步骤的前述半导体基板的蚀 刻,系以使前述贯通孔底部之开口径大于前述焊垫 电极之平面宽度的方式来进行。 7.如申请专利范围第6项之半导体装置之制造方法, 其中,具有: 于包含前述贯通孔内之前述半导体基板的背面上, 形成在该贯通孔底部露出前述焊垫电极的第2绝缘 膜的步骤; 形成:在前述贯通孔内与前述焊垫电极电性连接的 贯通电极、及延伸于与该贯通电极电性连接之前 述半导体基板之背面的第2绝缘膜上的配线层的步 骤; 于包含前述贯通电极上及前述配线层上之前述半 导体基板之背面上,形成露出部分该配线层的保护 层的步骤;及 将前述半导体基板切断分离为复数个半导体晶片 的步骤。 8.如申请专利范围第7项之半导体装置之制造方法, 其中,具有:在前述部分配线层上形成导电端子的 步骤。 9.如申请专利范围第6项之半导体装置之制造方法, 其中,系在进行形成前述贯通孔之步骤的前述半导 体基板的蚀刻时,藉由过度蚀刻之进行,使前述贯 通孔之底部的开口径大于前述贯通孔深度途中的 开口径。 10.一种半导体装置之制造方法,系具备有: 蚀刻隔介第1绝缘膜而形成焊垫电极之半导体基板 ,以形成由该半导体基板之背面之对应该焊垫电极 的位置贯通至该半导体基板之该表面的贯通孔的 步骤;及 蚀刻在前述贯通孔底部所露出之第1绝缘膜以露出 焊垫电极的步骤, 而形成前述贯通孔之步骤的前述半导体基板的蚀 刻,系以使前述贯通孔底部之开口端部具有未形成 于前述焊垫电极上的区域的方式来进行。 图式简单说明: 第1图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第2图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第3图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第4图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第5图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第6图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第7图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第8图,系说明本发明之实施例之半导体装置之制 造方法之剖面图。 第9图,系说明本发明之实施例之半导体装置及制 造方法之剖面图。 第10(a)至(c)图,系说明本发明之焊垫电极与贯通孔 间的位置关系图。 第11图,显示先前例之半导体装置之制造方法之剖 面图。 第12图,显示先前例之半导体装置之制造方法之剖 面图。 |
