发明名称 |
半导体器件制造方法 |
摘要 |
即使制造使用部分隔离和完全隔离组合使用技术进行元件隔离的绝缘隔离结构,可以获得这样的半导体制造方法,使用该方法能够制造出特性和形成于制作了绝缘隔离的SOI层内的半导体元件同样优良的半导体器件。使用被图形化的抗蚀剂和沟槽掩模作为掩模,蚀刻内壁氧化物薄膜和SOI层,形成了穿透SOI层并到达内嵌绝缘层的完全隔离沟槽。尽管此时除去了未在上部形成抗蚀剂的CVD氧化物薄膜的部分,由于氮化硅薄膜受CVD氧化物薄膜保护,氮化硅薄膜的厚度保持不变。接着,在除去抗蚀剂并在整个表面上沉积隔离氧化物薄膜之后,以该氮化硅薄膜作为抛光停止层通过执行CMP处理,在由氮化硅薄膜厚度所规定的高度以良好的厚度精度平整化隔离氧化物薄膜。 |
申请公布号 |
CN1862791A |
申请公布日期 |
2006.11.15 |
申请号 |
CN200610082695.8 |
申请日期 |
2006.05.12 |
申请人 |
株式会社瑞萨科技 |
发明人 |
一法师隆志;堀田胜之;前川繁登 |
分类号 |
H01L21/84(2006.01);H01L21/762(2006.01) |
主分类号 |
H01L21/84(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;梁永 |
主权项 |
1.一种半导体器件制造方法,包含步骤:(a)在SOI衬底的SOI层上形成垫底绝缘层,该SOI衬底包含半导体衬底、内嵌的绝缘层、和SOI层的叠层结构,并在垫底绝缘层上形成沟槽掩模,其中该沟槽掩模包含第一掩模层和形成于第一掩模层上的第二掩模层;(b)使用沟槽掩模作为掩模,通过除去垫底绝缘层以及SOI层的一部分上层部分,形成预定数目的第一沟槽;(c)使用沟槽掩模和图形化的抗蚀剂作为掩模,通过穿透预定数目第一沟槽中的至少一个的下部的SOI层,形成到达内嵌的绝缘层的至少一个第二沟槽;(d)除去抗蚀剂后,在第一和第二沟槽内嵌入隔离绝缘层,之后使用第一掩模层作为抛光停止层执行CMP处理,除去第二掩模层同时通过由第一掩模层的厚度指定的厚度将隔离绝缘层平整化;以及(e)在除去部分隔离绝缘层之后除去第一掩模层,使得隔离绝缘层的形成高度变得和SOI层的高度相当。 |
地址 |
日本东京都 |