| 主权项 |
1.一种双回路电极设计之发光二极体晶片,包括:一基板;一第一型掺杂半导体层,配置于该基板上;一发光层,配置于该第一型掺杂半导体层上,且暴露出部分该第一型掺杂半导体层;一第二型掺杂半导体层,配置于该发光层上;一第一电极层,配置于该第一型掺杂半导体层上,且该第一电极层呈封闭回圈图案;以及一第二电极层,配置于该第二型掺杂半导体层上,并位于该第一电极层所围成的区域内,且该第二电极层呈封闭回圈图案。2.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第一电极层之轮廓为矩形、圆形、椭圆形或多边形。3.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第二电极层之轮廓为矩形、圆形、椭圆形或多边形。4.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第一电极层包括:一封闭图案,于该第一型掺杂半导体层上围出一封闭区域;以及多个第一分支,连接该封闭图案,且位于该封闭区域内。5.如申请专利范围第4项所述之双回路电极设计之发光二极体晶片,其中各该第一分支的轮廓内之区域为镂空区域。6.如申请专利范围第4项所述之双回路电极设计之发光二极体晶片,其中该第二电极层具有多个第二分支,且该些第一分支与该些第二分支是交替排列。7.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第二电极层所围成的区域为一镂空区域,且该镂空区域贯穿该第二型掺杂半导体层与该发光层,以暴露出部分该第一型掺杂半导体层。8.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第一型掺杂半导体层与该第二型掺杂半导体层具有多个微结构,位于该第一型掺杂半导体层与该第二型掺杂半导体层暴露于外的表面上。9.如申请专利范围第8项所述之双回路电极设计之发光二极体晶片,其中该些微结构的排列方式为周期性规则排列或随机不规则排列。10.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第一型掺杂半导体层包括:一缓冲层,配置于该基板上;一第一型接触层,配置于该缓冲层上;以及一第一型被覆层,配置于该第一型接触层上,且暴露出部分该第一型接触层,以使该第一电极层配置于该第一型接触层上。11.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第二型掺杂半导体层包括:一第二型被覆层,配置于该发光层上;以及一第二型接触层,配置于该第二型被覆层上,且该第二电极层是配置于该第二型接触层上。12.如申请专利范围第1项所述之双回路电极设计之发光二极体晶片,其中该第一型掺杂半导体层为N型掺杂半导体层,而该第二型掺杂半导体层为P型掺杂半导体层。图式简单说明:图1A为习知之一种发光二极体晶片之示意图。图1B为沿图1A中A-A'线之剖面图。图2A为依照本发明第一实施例之双回路电极设计之发光二极体晶片的俯视图。图2B为沿图2A中B-B'线之剖面图。图2C为沿图2A中C-C'线之剖面图。图3为依照本发明第二实施例之双回路电极设计之发光二极体晶片的俯视图。图4A为依照本发明第三实施例之双回路电极设计之发光二极体晶片的俯视图。图4B为沿图4A中D-D'线之剖面图。 |
