| 主权项 |
1.一种半导体装置,包括:一半导体基板;一微布线结构部,提供于上述半导体基板上且包括一或一以上的第1布线层及一或一以上的第1绝缘层;其中各上述第1布线层和各上述第1绝缘层系交替压叠,且各上述第1布线层具有一或一以上的第1线路及一用以将上述第1线路绝缘的第1绝缘膜;一第1大型布线结构部,提供于上述微布线结构部上并包括一或一以上的第2布线层及一或一以上的第2绝缘层,其中各上述第2布线层和各上述第2绝缘层系交替压叠,各上述第2布线层具有的厚度系上述第1布线层的厚度的两倍或两倍以上以及具有一或一以上的第2线路和一用以将上述第2线路绝缘的第2绝缘膜,以及各上述第2绝缘层比上述第1绝缘层厚;以及一第2大型布线结构部,提供于上述第1大型布线结构部上且包括一或一以上的第3布线层及一或一以上的第3绝缘层,其中各上述第3布线层和各上述第3绝缘层系交替压叠,各上述第3布线层具有的厚度系上述第1布线层的厚度的两倍或两倍以上以及具有一或一以上的第3线路和一用以将上述第3线路绝缘的第3绝缘膜,且各上述第3绝缘层比上述第1绝缘层厚并具有不大于上述第2绝缘层在25℃的弹性系数之25℃的弹性系数。2.如申请专利范围第1项所述的半导体装置,其中上述第3绝缘层在25℃的弹性系数设定为0.15至3GPa。3.如申请专利范围第1项所述的半导体装置,其中上述第2绝缘层在25℃的弹性系数小于上述第1绝缘层在25℃的弹性系数。4.如申请专利范围第1项所述的半导体装置,其中上述第3绝缘层的抗张伸长设定为15%或15%以上。5.如申请专利范围第1项所述的半导体装置,其中上述第2绝缘层和上述第3绝缘层系以相同材料形成。6.如申请专利范围第1项所述的半导体装置,其中上述第2线路系以选自铜、铝、镍、金和银所组成的族群的至少一种金属或合金所形成。7.如申请专利范围第1项所述的半导体装置,其中电气连接至上述第3线路的一或一以上的外部终端系提供于上述第2大型布线结构部上。8.如申请专利范围第7项所述的半导体装置,其中上述外部终端的表面系以选自铜、铝、镍、金、银和焊接材料所组成的族群的至少一种金属或合金所形成。9.如申请专利范围第1项所述的半导体装置,其中上述第1布线层、上述第2布线层和上述第3布线层各具有复数的电源系统线,且上述第3布线层或上述第2布线层之上述电源系统线的一线路系电气连接至上述第1布线层的上述电源系统线之二或二以上的上述电源系统线。10.如申请专利范围第9项所述的半导体装置,其中上述第3布线层之上述电源系统线的一线路系电气连接至上述第2布线层的上述复数的电源系统线之二或二以上的上述电源系统线。11.如申请专利范围第1项所述的半导体装置,其中上述第1布线层、上述第2布线层和上述第3布线层各具有复数的接地系统线,上述第3布线层或上述第2布线层之上述接地系统线的一线路系电气连接至上述第1布线层的上述接地系统线之二或二以上的上述接地系统线。12.如申请专利范围第11项所述的半导体装置,其中上述第3布线层之上述复数的接地系统线的一线路系电气连接至上述第2布线层的上述接地系统线之二或二以上的上述接地系统线。13.如申请专利范围第1项所述的半导体装置,其中上述第1布线层、上述第2布线层和上述第3布线层各具有复数的电源系统线和复数的接地系统线,上述第3布线层或第2布线层之上述电源系统线的一线路系电气连接至上述第1布线层的上述电源系统线之二或二以上的上述电源系统线,以及上述第3布线层或第2布线层之上述接地系统线的一线路系电气连接至上述第1布线层的上述接地系统线之二或二以上的上述接地系统线。14.如申请专利范围第13项所述的半导体装置,其中上述第3布线层之上述电源系统线的一线路系电气连接至上述第2布线层的上述电源系统线之二或二以上的电源系统线,以及上述第3布线层之上述接地系统线的一线路系电气连接至上述第2布线层的上述接地系统线之二或二以上的上述接地系统线。图式简单说明:第1图系显示日本公开未审查专利申请第204560/1999号所揭露的习知半导体装置之立体图;第2图系显示日本公开未审查专利申请第2000-150716号所揭露的习知半导体装置之剖面图;第3图系显示日本公开未审查专利申请第2000-323628号所揭露的习知半导体装置之剖面图;第4图系显示另一习知半导体装置的平面图;第5图系显示根据本发明的第一实施例的半导体装置之剖面图;第6图系显示第5图所示的半导体装置中微布线结构部12的结构之放大剖面图;第7图系显示第5图所示的半导体装置的外部终端的配置平面图;第8图系显示本发明的第一实施例的第1修正的半导体装置的平面图;第9图系显示根据本发明的第一实施例的第2修正的半导体装置之剖面图;第10图系显示根据本发明的第一实施例的第3修正的半导体装置之剖面图;以及第11图系显示根据本发明的第二实施例的半导体装置之剖面图。 |
