| 主权项 |
1.一种应用于锁相回路(Phase Locked Loop)的电路,该电路至少包含:一回路滤波器,包含一单位增益缓冲器、一RC(电阻电容)低通滤波器连接于该单位增益缓冲器之输出端、一第一电容连接于该单位增益缓冲器之输入端与接地端之间、一第二电容连接于该单位增益缓冲器之输出端与接地端之间;一第一电荷帮浦与该回路滤波器之低通滤波器输出端耦接,该第一电荷帮浦包含二个由UP(上升讯号)及DN(下降讯号)控制信号控制的NMOS并联以提供该回路滤波器一电流I0自该低通滤波器的输出端输入,当电路接收一UP控制信号时或将该电流I0馈入该回路滤波器的该低通滤波器的输出端,当电路接收一DN控制信号时或将该电流I0自该回路滤波器的该低通滤波器的输出端馈出;及一第二电荷帮浦与该回路滤波器之单位增益缓冲器输入端耦接,该第二电荷帮浦包含分别由UP及DN控制信号控制的PMOS、NMOS串联以提供该回路滤波器一电流I0/n自该低通滤波器的单位增益缓冲器输入端输入,当电路接收一UP控制信号时或将该电流I0/n馈入该回路滤波器的该第一电容,当电路接收一DN控制信号时或将该电流I0/n(n≧1)由该回路滤波器馈出。2.如申请专利范围第1项所述之电路,其中该第一电荷帮浦中具有一第一参考电流源串接二个并联的NMOS电晶体,而该二个NMOS电晶体又个别串联一第一参考电流源,且于该第一参考电流源串接二个并联的NMOS电晶体之会合处与该回路滤波器之低通滤波器输出端耦接。3.如申请专利范围第1项所述之电路,其中该第二电荷帮浦中一第二参考电流源连接该PMOS电晶体,再串联该NMOS电晶体连接第二参考电流源,并于PMOS与NMOS相连接处与该回路滤波器之单位增益缓冲器输入端耦接。4.如申请专利范围第1项所述之电路,其中该UP及DN控制信号由相位侦测器输出至该第一及第二电荷帮浦。5.如申请专利范围第1项所述之电路,其中该回路滤波器中之该第二电容,其作用在减低该单位增益缓冲器对电路增益之影响。6.一种电荷帮浦电路,该电路至少包含有:一第一电荷帮浦,其中有一第一参考电流源串接二个并联且由UP及DN控制信号控制的NMOS,而该二个NMOS电晶体又个别串联一第一参考电流源;以及一第二电荷帮浦,其中有一第二参考电流源串联PMOS电晶体再连接NMOS电晶体串联一第二参考电流源,且该PMOS与NMOS电晶体分别由UP及DN控制信号控制。7.如申请专利范围第6项所述之电路,其中该UP及DN控制信号由相位侦测器输出至该第一及第二电荷帮浦。8.一种回路滤波器电路,该电路包含有:一单位增益缓冲器;一RC(电阻电容)低通滤波器连接于该单位增益缓冲器之输出端;一第一电容连接于该单位增益缓冲器之输入端与接地端之间;以及一第二电容连接于该单位增益缓冲器之输出端与接地端之间。9.如申请专利范围第8项所述之电路,其中该第二电容,其作用在减低该单位增益缓冲器对电路增益之影响。10.一种锁向回路之滤波电路,处理相位频率侦测器之相位控制讯号,以控制电压控制震荡器,其包括:复数个由相位控制讯号控制之电流源;一连接电流源之滤波器,包含有串接之电阻及第一电容,并具有一输出端;一单位增益缓冲器,介于前述电阻及第二电容间,以区隔两端电流回路;一第二电容,一端连接于前述单位增益缓冲器与电阻间,一端连接于地。11.如申请专利范围第10项所述之滤波电路,其中,该滤波器输出端并联一电容。12.如申请专利范围第10项所述之滤波电路,其中,该电流源包含第一电荷帮浦及第二电荷帮浦,第一电荷帮浦系提供单位增益缓冲器电阻一侧回路之电流,而第二电荷帮浦系提供单位增益缓冲器另一侧回路之电流。13.如申请专利范围第12项所述之滤波电路,其中,第一电荷帮浦及第二电荷帮浦包含有由控制讯号控制且相互串联之PMOS及NMOS输入端。14.如申请专利范围第12项所述之滤波电路,其中,第一电荷帮浦包含有由控制讯号控制且相互并联之NMOS输入端,而第二电荷帮浦包含有由控制讯号控制且相互串联之PMOS及NMOS输入端。15.如申请专利范围第12项所述之滤波电路,其中,第一电荷帮浦及第二电荷帮浦包含有由控制讯号控制且相互并联之PMOS输入端。16.一种锁向回路之滤波电路,处理相位频率侦测器之相位控制讯号,以控制电压控制震荡器,其包括:一第一电荷帮浦,包含有复数电流源及复数由控制讯号控制且相互并联之MOSFET输入端;一第二电荷帮浦,包含有复数电流源及复数由控制讯号控制且相互串联之PMOS及NMOS输入端;一连接电流源之滤波器,包含有串接之电阻及第一电容,并具有一输出端;一单位增益缓冲器,介于前述电阻及第二电容间,以区隔两端电流回路;一第二电容,一端连接于前述单位增益缓冲器与电阻间,一端连接于地。17.如申请专利范围第16项所述之滤波电路,其中,该MOSFET系为P型。18.如申请专利范围第16项所述之滤波电路,其中,该MOSFET系为N型。19.如申请专利范围第16项所述之滤波电路,其中,该滤波器输出端并联一电容。图式简单说明:图一系为习知技术之锁相回路的系统方块图。图二A系为锁相回路之相位侦测器产生一上升讯号示意图。图二B系为锁相回路之相位侦测器产生一下降讯号示意图。图三系为习知技术之一电荷帮浦及一回路滤波器的电路图。图四系为习知技术之一电荷帮浦及一回路滤波器的电路图。图五系为习知技术之一电荷帮浦及一回路滤波器的电路图。图六系为本发明之一电荷帮浦及一回路滤波器的电路图。 |
