| 主权项 |
1.一种层积电容器,包括:至少2个之第一内部导体和第二内部导体,形成平面形;电介质素体,在用电介质片各自夹住这些导体下将复数电介质片叠层而成;第一端子电极,在该电介质素体之外侧配置成可和外部电路连接,而且和该第一内部导体连接;第二端子电极,在该电介质素体之外侧配置成可和该外部电路连接,而且和该第二内部导体连接;第一连结用电极,在令产生在沿着叠层方向相邻之该导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧令连接该第一内部导体和该第一极性导体之间;以及第二连结用电极,在令产生在沿着叠层方向相邻之该导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧令连接该第二内部导体和该第二极性导体之间。2.如申请专利范围第1项之层积电容器,其中,在该第一内部导体,除了用以和该第一端子电极连接之第一端子用引出部以外,另外形成用以和该第一连结用电极连接之第一连结用引出部;在该第二内部导体,除了用以和该第二端子电极连接之第二端子用引出部以外,另外形成用以和该第二连结用电极连接之第二连结用引出部;在该第一极性导体形成用以和该第一连结用电极连接之第三连结用引出部;在该第二极性导体形成用以和该第二连结用电极连接之第四连结用引出部。3.如申请专利范围第1项之层积电容器,其中,在该第一内部导体和该第一极性导体之间经由该电介质片配置第二极性导体;在该第二极性导体和该第二内部导体之间配置第一极性导体。4.如申请专利范围第1项之层积电容器,其中,经由该电介质片各自在叠层方向形成复数该第一及第二内部导体和该第一及第二极性导体。5.一种层积电容器,包括:至少2个之第一内部导体和第二内部导体,形成平面形;复数第一极性导体,形成平面形;复数第二极性导体,形成平面形;电介质素体,在用电介质片各自夹住这些导体下将复数电介质片叠层而成;第一端子电极,在该电介质素体之外侧配置成可和外部电路连接,而且和该第一内部导体连接;第二端子电极,在该电介质素体之外侧配置成可和该外部电路连接,而且和该第二内部导体连接;第一连结用电极,在令产生在沿着叠层方向相邻之该导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧令连接该第一内部导体和该第一极性导体之其中之一之间;第二连结用电极,在令产生在沿着叠层方向相邻之该导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧今连接该第二内部导体和该第二极性导体之其中之一之间。第一中间连结用电极,在令产生在沿着叠层方向相邻之导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧令连接该第一极性导体之间;以及第二中间连结用电极,在令产生在沿着叠层方向相邻之导体间之电流方向变成彼此相反之部分下,在该电介质素体之外侧令连接该第二极性导体之间。6.如申请专利范围第5项之层积电容器,其中,在该第一内部导体、第二内部导体、第一极性导体以及第二极性导体形成用以连接该第一端子电极、第二端子电极、第一连结用电极、第二连结用电极以及第一中间连结用电极及/或第二中间连结用电极之其中之一之引出部。7.如申请专利范围第1项之层积电容器,其中,该第一内部导体及第二内部导体之至少一者,由位于同一平面上彼此绝缘之至少2个分割导体所构成;该些分割导体和具有较宽宽度之该第一连结用电极或第二连结用电极相连接。8.一种层积电容器,包括:电介质素体,由电介质层叠层而成;至少一对第一端子电极及第二端子电极,配置于电介质素体之外侧,各自可和外部电路连接;第一内部导体,在该电介质素体内配置成平面状,和该第一端子电极连接;第二内部导体,在该电介质素体内配置成平面状,和该第一内部导体不连接,而和该第二端子电极连接;至少一个第一极性电极,在以该电介质层对于该第一内部导体及该第二内部导体间隔下配置于该电介质素体内;以及第一连结用电极,配置于该电介质素体之外侧,连接该第一内部导体和该第一极性导体。9.如申请专利范围第8项之层积电容器,其中,除了该第一极性导体以外,还具有第二极性导体,在以该电介质层对于该第一内部导体及该第二内部导体间隔下配置于该电介质素体内;在该电介质素体之外侧形成第二连结用电极,连接该第一内部导体和该第二极性导体。10.如申请专利范围第8项之层积电容器,其中,在该第一内部导体形成用以和该第一端子电极连接之第一端子用引出部,而且形成用以和该第一连结用电极连接之第一连结用引出部。11.如申请专利范围第9项之层积电容器,其中,在该第二内部导体形成用以和该第二端子电极连接之第二端子用引出部,而且形成用以和该第二连结用电极连接之第二连结用引出部。12.如申请专利范围第10项之层积电容器,其中,在该第一极性导体形成用以和该第一连结用电极连接之第三连结用引出部。13.如申请专利范围第11项之层积电容器,其中,在该第二极性导体形成用以和该第二连结用电极连接之第四连结用引出部。14.如申请专利范围第8项之层积电容器,其中,在该电介质素体之内部形成复数该第一内部导体及第二内部导体。15.如申请专利范围第8项之层积电容器,其中,在该第一内部导体及或二内部导体形成切入部。16.如申请专利范围第8项之层积电容器,其中,该第一内部导体和该第一极性导体利用复数该第一连结用电极连接。17.如申请专利范围第8项之层积电容器,其中,在该电介质素体之外部具备复数该第一端子电极和复数该第二端子电极;在该第一内部导体形成各自和该复数该第一端子电极连接之复数第一端子用引出部;在该第二内部导体形成各自和该复数该第二端子电极连接之复数第二端子用引出部。18.如申请专利范围第10项之层积电容器,其中,该第一端子用引出部除外之该第一内部导体之至少一部分之宽度比该第一端子用引出部之宽度窄。19.一种层积电容器,包括:电介质素体,由电介质片叠层而成;一对第一端子电极及第二端子电极,配置于电介质素体之外侧,彼此绝缘;至少一个第一连结用电极,配置于该电介质素体之外侧,该第一端子电极和该第二端子电极绝缘;第一内部电极,在该电介质素体内部经由该电介质片叠层,和该第一端子电极连接;第二内部电极,在该电介质素体内部经由该电介质片叠层,和该第二端子电极连接;以及第一极性导体,在该电介质素体之内部经由该电介质片叠层,和该第一连结用电极连接,和该第一内部电极连接。图式简单说明:图1系本发明之一实施例之层积电容器之内部分解立体图。图2系图1所示电容器之概略立体图。图3系图2所示沿着Ⅲ-Ⅲ线之剖面图。图4系本发明之别的实施例之层积电容器之内部分解立体图。图5系图4所示电容器之概略立体图。图6系本发明之另外之实施例之层积电容器之内部分解立体图。图7系图6所示电容器之立体图。图8系表示本发明之实施例之电容器和习知例之电容器之频率特性之图形。图9系表示和在自共振频率fo之等价串联电阻(ESR)之关系之图形。图10系表示解耦合电容器之用途之电路图。图11系表示在习知例之电容器之电压之变动相对于负载电流之变动之图形。图12系习知例之层积电容器之概略立体图。图13系图12所示电容器之内部分解立体图。图14系表示本发明之另外之实施例之层积电容器之内部分解立体图。图15系图14所示电容器之概略立体图。图16系图15所示沿着XⅥ-XⅥ线之主要部分之剖面图。图17系图14~图16所示电容器之等价电路图。图18系在图14~图16所示电容器之叠层片数。图19系本发明之另外之实施例之层积电容器之内部分解立体图。图20系本发明之另外之实施例之层积电容器之内部分解立体图。图21系本发明之另外之实施例之层积电容器之内部分解立体图。图22系图21所示电容器之概略立体图。图23系本发明之另外之实施例之层积电容器之内部分解立体图。图24系表示本发明之实施例之层积电容器和习知例之层积电容器之频率特性之图形。图25系习知例之层积电容器之等价电路图。 |
