| 主权项 |
1.一种时脉调整方法,系用于使一时脉晶片执行一超频动作,该时脉晶片系设置于一主机板上,用以输出复数个时脉讯号,该方法包括:递增一第一时脉讯号的频率;当该主机板无法正常工作时,重置该主机板,并纪录当时该第一时脉讯号的频率;以及将该第一时脉讯号一的频率减去一预设安全値后,储存该第一时脉讯号的频率;其中,该时脉晶片系重复上述步骤,以依序调整该些时脉讯号的频率。2.如申请专利范围第1项所述之方法,其中,该时脉晶片系先以一第一顺序依序调整该些时脉讯号的频率,再以一第二顺序依序调整该些时脉讯号的频率。3.如申请专利范围第1项所述之方法,其中,该预设安全値系预先设定。4.如申请专利范围第1项所述之方法,其中,更包括:同时将该些时脉讯号的频率增加一特定値,以测试该主机板是否仍能正常工作。5.如申请专利范围第1项所述之方法,其中,该些时脉讯号系分别输出至一中央处理单元或一AGP滙流排或一PCI滙流排。6.一种时脉调整装置,用于执行一超频动作,该时脉调整装置系与一中央处理器及一南桥晶片耦接,且该时脉调整装置、该中央处理器及该南桥晶片系设置于一主机板上,该时脉调整装置主要包含:一暂存器,用以储存复数个时脉讯号;一锁相回路,与该暂存器耦接,用以分别输出该些时脉讯号;以及一控制电路,用以控制该锁相回路分别依序对每该时脉讯号执行该超频动作。7.如申请专利范围第6项所述之时脉调整装置,其中,当欲对一第一时脉讯号执行该超频动作时,该暂存器系输出该第一时脉讯号的预设频率至该锁相回路,且当对该第一时脉讯号执行该超频动作直到该主机板无法正常工作时,将当时该第一时脉讯号的频率减去一预设安全値之后,储存到该暂存器中。8.如申请专利范围第7项所述之时脉调整装置,其中,该预设安全値系预先定义。9.如申请专利范围第7项所述之时脉调整装置,其中,系依据该控制电路侦测不到该南桥晶片输出之一序列滙流排讯号,而判定该主机板无法正常工作。10.如申请专利范围第9项所述之时脉调整装置,其中,该序列滙流排系SM_Bus。11.如申请专利范围第7项所述之时脉调整装置,其中,该时脉调整装置更包括一看门狗(watch dog)计时器,与该控制电路耦接,藉由侦测该南桥晶片之一序列滙流排讯号无法重置该看门狗计时器,而判定该主机板无法正常工作。12.如申请专利范围第11项所述之时脉调整装置,其中,该序列滙流排系SM_Bus。13.如申请专利范围第6项所述之时脉调整装置,其中,该些时脉讯号系分别输出至一中央处理器或一AGP滙流排或是一PCI滙流排。14.如申请专利范围第6项所述之时脉调整装置,其中,该控制电路系先以一第一顺序依序对该些时脉讯号执行该超频动作,再以一第二顺序依序对该些时脉讯号执行该超频动作。15.如申请专利范围6项所述之时脉调整装置,其中,该控制电路系同时将该些时脉讯号的频率增加一特定値,以测试该主机板是否仍能正常工作。16.如申请专利范围15项所述之时脉调整装置,其中,该特定値系预先定义。图式简单说明:图1系本发明时脉调整方法之应用系统架构图。图2系本发明时脉调整晶片之方块图。图3系本发明时脉调整方法之流程图。 |
