| 主权项 |
1.一种非挥发性记忆体,包括: 一基底,该基底中设置有至少二位元线,该二位元 线平行排列,并往一第一方向延伸; 多数个选择闸极结构,分别设置于该二位元线之间 的该基底上,该些选择闸极结构平行排列,并往该 第一方向延伸,两相邻该些选择闸极结构之间具有 一间隙; 多数条控制闸极线,分别设置于该基底上,并填入 两相邻该些选择闸极结构之间的该间隙,该些控制 闸极线平行排列,并往一第二方向延伸,该第二方 向与该第一方向交错;以及 多数个电荷储存层,分别设置于该些选择闸极结构 与该控制闸极线之间。 2.如申请专利范围第1项所述之非挥发性记忆体,其 中该些电荷储存层的材质包括氮化矽或掺杂多晶 矽。 3.如申请专利范围第1项所述之非挥发性记忆体,其 中该些电荷储存层与该些控制闸极线之间分别设 置有一第一介电层。 4.如申请专利范围第3项所述之非挥发性记忆体,其 中该些第一介电层之材质包括氧化矽。 5.如申请专利范围第1项所述之非挥发性记忆体,其 中该些电荷储存层与该基底之间分别设置有一穿 隧介电层。 6.如申请专利范围第5项所述之非挥发性记忆体,其 中该些穿隧介电层之材质包括氧化矽。 7.如申请专利范围第1项所述之非挥发性记忆体,其 中该些电荷储存层与该些选择闸极结构之间分别 设置有一第二介电层。 8.如申请专利范围第7项所述之非挥发性记忆体,其 中该些第二介电层之材质包括氧化矽。 9.如申请专利范围第1项所述之非挥发性记忆体,其 中该些控制闸极线之间的该基底中更设置有往该 第二方向延伸的多数个元件隔离结构。 10.如申请专利范围第9项所述之非挥发性记忆体, 其中该些元件隔离结构的深度小于该二位元线的 深度。 11.如申请专利范围第1项所述之非挥发性记忆体, 其中各该些选择闸极结构包括: 一闸介电层,设置于该基底上; 一选择闸极,设置于该闸介电层上;以及 一顶盖层,设置于该选择闸极上。 12.如申请专利范围第1项所述之非挥发性记忆体, 其中该些控制闸极线与该基底之间更设置有一控 制闸极介电层。 13.一种非挥发性记忆体的制造方法,包括: 提供一基底; 于该基底中形成至少二掺杂区,该二掺杂区平行排 列,并往一第一方向延伸; 于该二掺杂区之间的该基底上形成多数个选择闸 极结构,该些选择闸极结构平行排列,并往该第一 方向延伸两相邻该些选择闸极结构之间具有一间 隙; 于该基底上形成一第一介电层; 于该些选择闸极结构的侧壁形成多数个间隙壁,其 中该间隙壁的材料为电荷储存材料; 于该基底上形成一第二介电层;以及 于该基底上形成多数个控制闸极线,该些控制闸极 线填满该些间隙,该些控制闸极线平行排列,并往 一第二方向延伸,该第二方向与该第一方向交错。 14.如申请专利范围第13项所述之非挥发性记忆体 的制造方法,其中于该基底中形成该二掺杂区的步 骤后,更包括于该基底中形成多数个元件隔离结构 ,该些元件隔离结构往该第二方向延伸,且该些元 件隔离结构的深度小于该二掺杂区的深度。 15.如申请专利范围第13项所述之非挥发性记忆体 的制造方法,其中于该基底上形成该些选择闸极结 构的方法包括: 于该基底上形成一闸介电层; 于该闸介电层上形成一第一导体层; 于该第一导体层上形成一顶盖层;以及 图案化该顶盖层、该第一导体层与该闸介电层。 16.如申请专利范围第13项所述之非挥发性记忆体 的制造方法,其中该些间隙壁之材质包括氮化矽。 17.如申请专利范围第13项所述之非挥发性记忆体 的制造方法,其中该第一介电层与该第二介电层之 材质包括氧化矽。 18.如申请专利范围第13项所述之非挥发性记忆体 的制造方法,其中于该基底上形成该些控制闸极线 之步骤包括: 于该基底上形成一第二导体层;以及 图案化该第二导体层。 19.如申请专利范围第18项所述之非挥发性记忆体 的制造方法,其中在图案化该第二导体层的步骤中 ,更包括移除部分该些间隙壁,而形成多数个电荷 储存块。 20.如申请专利范围第19项所述之非挥发性记忆体 的制造方法,其中该些电荷储存块之材质包括氮化 矽或掺杂多晶矽。 21一种非挥发性记忆体的操作方法,适用于一记忆 体阵列,该记忆体阵列包括:至少一第一位元线与 一第二位元线,在行的方向上延伸,平行设置于一 基底中;多数个选择闸极结构,在行的方向上延伸, 平行设置于该第一位元线与该第二位元线之间的 该基底上,且相邻二选择闸极结构之间分别具有一 间隙;多数个控制闸极,设置于该基底上,填入相邻 二选择闸极结构之间的该些间隙;多数个电荷储存 层分别设置于该些选择闸极结构与该控制闸极线 之间;多数条字元线,在行方向上平行排列连接同 一行之该些选择闸极结构的闸极;多数条控制闸极 线,在列的方向上延伸,平行设置于该基底上,且连 接同一列的该些控制闸极;其中相邻二该些选择闸 极结构、位于相邻二该些选择闸极结构之间的该 些控制闸极、二该些选择闸极结构与该些控制闸 极之间的该些电荷储存层分别构成多数个记忆胞, 且相邻的该些记忆胞共用一选择闸极结构;各该些 记忆胞的位于该第一位元线侧的该电荷储存层为 一第一位元,且位于该第二位元线的该电荷储存层 为一第二位元:该方法包括: 于进行程式化操作时,于一选定记忆胞所连接的一 选定控制闸极线施加一第一电压;于该第一位元线 施加一第二电压;于该第二位元线施加一第三电压 ;于位于该选定记忆胞的该第一位元线侧的一第一 选定字元线施加一第四电压;于其他非选定字元线 施加一第五电压,其中该第四电压大于等于该些选 择闸极结构的启始电压,该第一电压与第五电压大 于该第四电压,该第三电压大于该第二电压,以利 用源极侧注入效应程式化该第一位元。 22.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,其中该第一电压为7伏特左右,该第二 电压为0伏特左右,该第三电压为4.5伏特左右,该第 四电压为1.5伏特左右,该第五电压为7伏特左右。 23.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,更包括于进行程式化操作时,于一选 定记忆胞所连接的一选定控制闸极线施加一第六 电压;于位于该第二位元线施加一第七电压;于该 第一位元线施加一第八电压;于位于该选定记忆胞 的该第二位元线侧的一第二选定字元线施加一第 九电压;于其他非选定字元线施加一第十电压,其 中该第九电压大于等于该些选择闸极结构的启始 电压,该第六电压与第十电压大于该第九电压,该 第八电压大于该第七电压,以利用源极侧注入效应 程式化该第二位元。 24.如申请专利范围第23项所述之非挥发性记忆体 的操作方法,其中该第六电压为7伏特左右,该第七 电压为0伏特左右,该第八电压为4.5伏特左右,该第 九电压为1.5伏特左右,该第十电压为7伏特左右。 25.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,更包括于进行抹除操作时,于该些控 制闸极线施加一第十一电压,于该些字元线施加一 第十二电压,于该基底施加一第十三电压,使该些 位元线为浮置,以使储存在该些电荷储存层中之电 子导入该基底中,其中该第十一、第十二电压与该 第十三电压的一电压差会引发FN穿隧效应。 26.如申请专利范围第25项所述之非挥发性记忆体 的操作方法,其中该电压差为-12至-20伏特左右。 27.如申请专利范围第25项所述之非挥发性记忆体 的操作方法,其中该第十一电压为0伏特,该第十二 电压为0伏特,该第十三电压为12伏特。 28.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,其中于进行读取操作时,于一选定记 忆胞所连接的一选定控制闸极线施加一第十四电 压;于该第一位元线施加一第十五电压;于该第二 位元线施加一第十六电压;于位于该选定记忆胞的 该第一位元线侧的该第一选定字元线施加一第十 七电压;于其他非选定字元线施加一第十八电压; 以读取该第一位元,该第十七电压大于该些选择闸 极结构的启始电压,该第十四电压与第十八电压大 于该第十七电压,该第十五电压大于该第十六电压 。 29.如申请专利范围第28项所述之非挥发性记忆体 的操作方法,其中该第十四电压为5伏特左右,该第 十五电压为2.5伏特左右,该第十六电压为0伏特左 右,该第十七电压为2.5伏特左右,该第十八电压为5 伏特左右。 30.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,其中于进行读取操作时,于一选定记 忆胞所连接的一选定控制闸极线施加一第十九电 压;于该第二位元线施加一第二十电压;于该第一 位元线施加一第二十一电压;于位于该选定记忆胞 的该第二位元线侧的该第二选定字元线施加一第 二十二电压;于其他非选定字元线施加一第二十三 电压;以读取该第二位元,该第二十二电压大于等 于该些选择闸极结构的启始电压,该第十九电压与 第二十三电压大于该第二十二电压,该第二十电压 大于该第二十一电压。 31.如申请专利范围第30项所述之非挥发性记忆体 的操作方法,其中该第十九电压为5伏特左右,该第 二十电压为2.5伏特左右,该第二十一电压为0伏特 左右,该第二十二电压为2.5伏特左右,该第二十三 电压为5伏特左右。 图式简单说明: 图1A所绘示为本发明之非挥发性记忆体的一较佳 实施例的上视图。 图1B为所绘示为图1A中沿A-A'线的结构剖面图。 图1C为所绘示为图1A中沿B-B'线的结构剖面图。 图2A为本发明之非挥发性记忆体的程式化操作之 一实例的示意图。 图2B为本发明之非挥发性记忆体的程式化操作之 另一实例的示意图。 图2C为本发明之非挥发性记忆体的读取操作之一 实例的示意图。 图2D为本发明之非挥发性记忆体的读取操作之另 一实例的示意图。 图2E为本发明之非挥发性记忆体的抹除操作之一 实例的示意图。 图3A至图3E为绘示本发明之非挥发性记忆体的一较 佳实施例的制造流程剖面图。 图4为绘示本发明之非挥发性记忆体的较佳实施例 的剖面图。 |
