发明名称 CIRCUIT INTEGRE COMPORTANT UN MODE DE TEST SECURISE PAR DETECTION DE L'ETAT CHAINE DES CELLULES CONFIGURABLES DU CIRCUIT INTEGRE
摘要 L'invention concerne un circuit électronique comprenant une pluralité de cellules configurables (2a, ..., 2Y, 2z) configurées, par un circuit de commande tel qu'un contrôleur d'accès (CTAP) lorsqu'il reçoit un signal de commande de mode (TEST_MODE) :. soit dans un état fonctionnel dans lequel les cellules configurables sont fonctionnellement reliées à des cellules logiques (10 à 15) avec lesquelles elles coopèrent pour former au moins un circuit logique, si le signal de commande de mode est dans un premier état (inactif),. soit dans un état chaîné dans lequel les cellules configurables sont fonctionnellement connectées en chaîne pour former un registre à décalage, si le signal de commande de mode est dans un deuxième état (actif).Un circuit selon l'invention comprend également un circuit de détection agencé pour produire un signal d'état (ETAT) actif s'il détecte un état chaîné des cellules configurables alors que le circuit de commande reçoit le signal de commande de mode dans le premier état.
申请公布号 FR2885417(A1) 申请公布日期 2006.11.10
申请号 FR20050004526 申请日期 2005.05.04
申请人 STMICROELECTRONICS SA SOCIETE ANONYME 发明人 BANCEL FREDERIC;HELY DAVID
分类号 G01R31/317;G06K19/073;H03K19/003 主分类号 G01R31/317
代理机构 代理人
主权项
地址