发明名称 | 静态型半导体存储器 | ||
摘要 | SRAM具备:在N阱区上形成的第1和第2存取PMOS晶体管(P1、P2);在P阱区上形成的第1和第2驱动NMOS晶体管(N1、N2);字线;以及第1和第2位线。使有源区(2a~2d)在同一方向上延伸,使形成各MOS晶体管的栅的多晶硅布线(3a~3d)在同一方向上延伸,用第1金属布线(5c、5d)分别连接第1和第2存取PMOS晶体管(P1、P2)的漏以及第1和第2驱动NMOS晶体管(N1、N2)的漏,而不使形成第1和第2驱动NMOS晶体管的栅的多晶硅布线(3b、3d)介于它们之间。 | ||
申请公布号 | CN1284244C | 申请公布日期 | 2006.11.08 |
申请号 | CN03130721.3 | 申请日期 | 2003.05.07 |
申请人 | 三菱电机株式会社 | 发明人 | 本康正;新居浩二 |
分类号 | H01L27/11(2006.01) | 主分类号 | H01L27/11(2006.01) |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;梁永 |
主权项 | 1.一种静态型半导体存储器,其特征在于:具备:第1及第2位线;字线;第1导电型的第1及第2存取MOS晶体管,各自的源分别与上述第1及第2位线连接,各自的栅共同地与上述字线连接;以及与上述第1导电型不同的第2导电型的第1及第2驱动MOS晶体管,对各自的源施加接地电位,各自的漏分别与上述第1及第2存取MOS晶体管的漏连接,各自的栅分别与上述第2及第1存取MOS晶体管的漏连接,用金属布线连接上述第1存取MOS晶体管的漏和上述第1驱动MOS晶体管的漏,而使上述第2驱动MOS晶体管的栅介于上述第1存取MOS晶体管的漏和上述第1驱动MOS晶体管的漏之间以外的地方,用金属布线连接上述第2存取MOS晶体管的漏和上述第2驱动MOS晶体管的漏,而使上述第1驱动MOS晶体管的栅介于上述第2存取MOS晶体管的漏和上述第2驱动MOS晶体管的漏之间以外的地方。 | ||
地址 | 日本东京都 |