发明名称 |
浅渠沟隔离结构的制造方法以及半导体结构 |
摘要 |
一种浅渠沟隔离结构的制造方法,包括在硅基底上蚀刻出多个渠沟,而渠沟具有一个壁部、一底板部和连接壁部和底板部的一角落部。此浅渠沟隔离结构的制造方法还包括在渠沟内均厚地沉积一介电层。此介电层覆盖至少部分的壁部、底板部和角落部。此浅渠沟隔离结构的制造方法还包括将介电层氧化。沉积在角落部之上的介电层的部分乃是以第一氧化速率氧化,且沉积在壁部之上的介电层的部分乃是以第二氧化速率氧化。第一氧化速率小于第二氧化速率。此浅渠沟隔离结构的制造方法还包括将一电性绝缘材料沉积到渠沟内的介电层之上。 |
申请公布号 |
CN1858898A |
申请公布日期 |
2006.11.08 |
申请号 |
CN200610079100.3 |
申请日期 |
2006.04.29 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
郑培仁 |
分类号 |
H01L21/762(2006.01);H01L27/00(2006.01);H01L27/04(2006.01) |
主分类号 |
H01L21/762(2006.01) |
代理机构 |
北京中原华和知识产权代理有限责任公司 |
代理人 |
寿宁;张华辉 |
主权项 |
1.一种浅渠沟隔离结构的制造方法,包括:在一硅基底上蚀刻出多数个渠沟,其中该些渠沟具有一壁部、一底板部和一角落部,而该角落部连接于该壁部和该底板部;均厚地沉积一介电层于该些渠沟内,其中该介电层覆盖至少部分的该壁部、至少部分的该底板部和至少部分的该角落部;氧化该介电层,其中该介电层的一部份沉积于该角落部之上并以一第一氧化速率氧化,且该介电层的一部分沉积于该壁部之上并以一第二氧化速率氧化,其中该第一氧化速率小于该第二氧化速率;以及沉积一电性绝缘材料在该些渠沟内的该介电层之上。 |
地址 |
中国台湾新竹 |