发明名称 |
用于处理多处理器系统中的存储器访问的方法和装置 |
摘要 |
提供了一种用于重试取消机制的方法、装置和计算机程序产品,以便当多处理器系统中的高速缓存不命中时或在多处理器系统中直接存储器访问期间增强系统性能。在具有多个独立节点的多处理器系统中,节点必须能够请求驻留在其他节点上的存储器位置中的数据。节点在其存储器高速缓存中搜索所请求的数据并提供答复。专用节点仲裁这些答复并通知节点如何继续。通过如果专用节点收到干预答复则允许所请求的数据的传输,而忽略任何重试答复,本发明提高了系统性能。干预答复表示修改的数据位于该节点的存储器高速缓存中,并且因此可以忽略其他节点的任何重试。 |
申请公布号 |
CN1858721A |
申请公布日期 |
2006.11.08 |
申请号 |
CN200610058643.7 |
申请日期 |
2006.03.02 |
申请人 |
国际商业机器公司 |
发明人 |
B·M·巴斯;J·N·迪芬德尔弗尔;T·Q·特吕翁 |
分类号 |
G06F12/08(2006.01);G06F13/28(2006.01) |
主分类号 |
G06F12/08(2006.01) |
代理机构 |
北京市中咨律师事务所 |
代理人 |
于静;李峥 |
主权项 |
1.一种用于处理包含多个独立节点的多处理器系统中的存储器访问的方法,包括:由所述多个节点中的请求节点请求至少一个具有相应存储器地址的数据包;由所述多个节点中的专用节点将所请求的存储器地址发布给所述多个节点;由所述多个节点中的每个节点产生至少一个答复,所述答复包括干预答复、忙碌答复或空答复;由所述多个节点中的专用节点综合所述多个答复;以及响应至少一个干预答复,不论节点是否产生忙碌答复,将所请求的数据包提供给所述请求节点。 |
地址 |
美国纽约 |