FPGA位元档升级之健全且经济之解决方案

摘要

一种供FPGA(场可程式闸阵列)升级的系统，其包括一FPGA，一FLASH(快闪)记忆体，以及一CPLD(复杂可程式化逻辑装置)。该快闪记忆体包括一第一区域，其被配置为供储存该FPGA的位元档的一可使用版本，及一第二区域，其被配置为供储存该FPGA的位元档的一备份版本。该CPLD被配置为从该快闪记忆体下载该位元档至该FPGA，以提供该功能性给该FPGA。因此，该CPLD和一CPU(处理器)通信以升级该快闪记忆体中的该位元档，并指示CPU哪个版本的位元档的已经被下载到该FPGA。