| 主权项 |
1.一种形成内连线结构的方法,包含:提供一半导体基底,其具有一第一阻障层;形成一第一介电层于该第一阻障层上;图案化并蚀刻该第一介电层以形成复数个柱状体,其间具有复数第一开口,而该复数个柱状体提供该内连线结构之机械应力支持;在该第一开口中与该复数个柱状体上形成一牺牲层;于该牺牲层上形成一硬幕罩层;于该硬幕罩层上形成一光感层;图案化该光感层以形成一图案;藉由该图案化之光感层蚀刻该硬幕罩层、该牺牲层与该第一阻障层以形成复数第二开口;填充一导电材料于该第二开口中以形成导线;以及移除该牺牲层以形成气隙。2.如申请专利范围第1项所述之形成内连线结构的方法,其中该第一阻障层包含一蚀刻终止层,其中该蚀刻终止层包含SiC、SiN、SiOC、SiON或其组合材料,且其中该蚀刻终止层的厚度大体介于200至600埃。3如申请专利范围第1项所述之形成内连线结构的方法,其中该第一介电层包含氧化物、氟化矽玻璃或介电常数等于或小于3.0之介电材料。4.如申请专利范围第1项所述之形成内连线结构的方法,其中该基底包含一图案化之单镶嵌介层洞插塞或接触窗插塞与该导线相连。5.如申请专利范围第1项所述之形成内连线结构的方法,其中该柱状体之宽度小于0.2m。6.如申请专利范围第1项所述之形成内连线结构的方法,其中该牺牲层包含热稳定光阻,陶氏化学公司出品的Silk材料、多孔Silk材料、苯环丁烯(benzocyclobutene)、Allied Signal公司出品的FLARE材料、铁氟龙(Teflon)或其组合物,或以旋转涂布形成之材料。7.如申请专利范围第1项所述之形成内连线结构的方法,其中该硬幕罩层之厚度大体介于300-1500埃之间。8.如申请专利范围第7项所述之形成内连线结构的方法,其中该硬幕罩层为SiC、SiN、SiOC或SiON。9.如申请专利范围第1项所述之形成内连线结构的方法,其中更包含一步骤:在蚀刻该硬幕罩层、该牺牲层与该第一阻障层之后,去除该光感层。10.如申请专利范围第1项所述之形成内连线结构的方法,其中该导线材料为铜、铜合金、钨、铝、多晶矽、金属、金属合金或其组合物。11.如申请专利范围第1项所述之形成内连线结构的方法,其中在移除该牺牲层前,更包含一步骤:平坦化该导线至既定高度。12.如申请专利范围第1项所述之形成内连线结构的方法,其中在移除该牺牲层前,更包含一步骤:平坦化该导线、该硬幕罩层以及该牺牲层以露出该介电柱状体之上表面。13.如申请专利范围第1项所述之形成内连线结构的方法,其中移除该牺牲层以形成该气隙,包含移除介于该复数个介电柱状体与该导线间的牺牲层。14.如申请专利范围第1项所述之形成内连线结构的方法,其中该一条导线之宽度与该两导线间的间距宽比大体为1:1。15.如申请专利范围第1项所述之形成内连线结构的方法,更包含一步骤:在该复数个介电柱状体、该导线与该第一阻障层上形成一第二阻障层以密封该气隙。16.如申请专利范围第15项所述之形成内连线结构的方法,更包含一步骤:在该第二阻障层上形成一第二介电层。17.一种在半导体装置之导线间形成气隙的方法,包含:提供一半导体基底,其具有一第一阻障层;形成一第一介电层于该第一阻障层上;图案化并蚀刻该第一介电层以形成复数个介电柱状体,其间具有复数第一开口,而该复数个介电柱状体提供该半导体装置之机械应力支持;在该第一开口中与该复数个介电柱状体上形成一牺牲层;于该牺牲层上形成一硬幕罩层;于该硬幕罩层上形成一光感层;图案化该光感层以形成一图案;藉由该图案化之光感层蚀刻该硬幕罩层、该牺牲层与该第一阻障层以形成复数个第二开口;填充一导电材料于该第二开口中以形成导线;以及移除该牺牲层以形成气隙。18.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,其中该半导体基底包含一图案化之单镶嵌介层洞插塞或接触窗插塞以与该导线连结。19.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,其中更包含一步骤:在蚀刻该硬幕罩层、该牺牲层与该第一阻障层之后,去除该光感层。20.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,其中更包含一步骤:其中在移除该牺牲层前,更包含一步骤:平坦化该导线至既定高度。21.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,其中在移除该牺牲层前,更包含一步骤:平坦化该导线、该硬幕罩层以及该牺牲层以露出该介电柱状体之上表面。22.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,其中移除该牺牲层以形成气隙,包含移除介于该复数个介电柱状体与该导线间的牺牲层。23.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,更包含一步骤:在该复数个介电柱状体、该导线与该第一阻障层上形成一第二阻障层以密封该气隙。24.如申请专利范围第17项所述之在半导体装置之导线间形成气隙的方法,更包含一步骤:在该第二阻障层上形成一第二介电层。25.一种内连线结构,包含:一具有一图案化阻障层之半导体基底;复数条导线设置于该图案化阻障层中;复数个虚置介电柱状体设置于该复数导线之间,以提供该内连线结构之机械应力支撑;复数气隙分布设置于该复数条导线与该复数个虚置介电柱状体之间;以及一阻障层设置于该复数条导线与该复数个虚置介电柱状体之上方,并密封该气隙。26.如申请专利范围第25项所述之内连线结构,其中该半导体基底中更包含一图案化之单镶嵌介层洞插塞或接触窗插塞以与该导线连结。27.如申请专利范围第25项所述之内连线结构,更包含一介电层覆盖于该阻障层上。28.一种导线间具有气隙结构之半导体装置,包含:一具有一图案化阻障层之半导体基底;复数条导线设置于该图案化阻障层中;复数个虚置介电柱状体设置于该复数导线之间,以提供该半导体装置之机械应力支撑;复数气隙分布设置于该复数条导线与该复数个虚置介电柱状体之间;以及一阻障层设置于该复数条导线与该复数个虚置介电柱状体之上方,并密封该气隙。29.如申请专利范围第28项所述之导线间具有气隙结构之半导体装置,其中该半导体基底中更包含一图案化之单镶嵌介层洞插塞或接触窗插塞以与该导线连结。30.如申请专利范围第28项所述之导线间具有气隙结构之半导体装置,更包含一介电层形成于该阻障层上。图式简单说明:第1图所示为根据一习知的内连线制程所形成之具有气隙之内连线剖面结构。第2图所示为根据本发明之一实施例之欲形成内连线结构之半导体基底剖面图,其上依序具有第一阻障层、第一介电层以及一图案化的光阻层。第3图为根据第2图之本发明之一实施例之欲形成内连线结构之半导体基底剖面图,显示第一介电层已经被图案化以形成复数柱状体,其间具有第一开口,该复数柱状体提供了后续内连线结构所需的机械应力支持。第4图为根据第3图之本发明之一实施例之启形成内连线结构之半导体基底剖面图,显示在该复数柱状体上与第一开口内形成牺牲层,一硬幕罩层则形成于该牺牲层上,一图案化的光阻层续覆盖于该硬幕罩层上。第5图为根据第4图之本发明之一实施例之欲形成内连线结构之半导体基底剖面图,显示藉由该图案化的光阻层进一步蚀刻该硬幕罩层、该牺牲层与该第一阻障层。第6图为根据第5图之本发明之一实施例之欲形成内连线结构之半导体基底剖面图,显示将第5图中产生的第二开口以导电材料填充以形成金属导线,并进行平坦化以形成内连线结构。第7图为根据第6图之本发明之一实施例之欲形成内连线结构之半导体基底剖面图,显示将第6图中的牺牲层移出后所形成的气隙。第8图为根据第7图之本发明之一实施例之欲形成内连线结构之半导体基底剖面图,显示在该复数柱状体、金属导线、第一阻障层上形成第二阻障层以密封该气隙。 |
