| 主权项 |
1.一种非挥发性半导体记忆装置,其特征系具备:胞阵列,其排列有可电性重写之非挥发性记忆胞;感测放大器电路,其用以进行前述胞阵列的读出及写入;及控制器,其进行前述胞阵列的读出、写入及消除之控制;前述控制器系接收从外部供应的消除指令及位址,形成用以消除前述胞阵列内的选择区块之消除顺序控制;执行用以确认前述选择区块的消除状态之第一消除验证动作;以第一消除验证动作确认消除状态后,结束消除顺序;若未确认消除状态,则执行该选择区块的消除动作。2.如请求项1之非挥发性半导体记忆装置,其中前述控制器在前述选择区块的消除动作之前,对于前述选择区块执行用以减低消除应力影响之预备写入动作。3.如请求项1之非挥发性半导体记忆装置,其中前述选择区块的消除动作到确认消除状态为止,系重复用以确认前述选择区块的消除状态之第二消除验证动作及将消除用电压施加至前述选择区块之动作,且验证判断条件在前述第一及第二消除验证动作之间不同。4.如请求项3之非挥发性半导体记忆装置,其中前述第一及第二消除验证动作系将特定读出偏压给予前述选择区块的记忆胞,利用前述感测放大器电路,藉由在特定定时作资料感测而进行者,并藉由使前述读出偏压的条件不同,使验证判断条件不同。5.如请求项3之非挥发性半导体记忆装置,其中前述第一及第二消除验证动作系将特定读出偏压给予前述选择区块的记忆胞,利用前述感测放大器电路,藉由在特定定时作资料感测而进行者,并藉由使前述资料感测的定时不同,使验证判断条件不同。图式简单说明:图1系显示本发明实施形态之快闪记忆体的区块构成图。图2系显示该快闪记忆体之胞阵列的构成图。图3系显示该快闪记忆体之页缓冲器的构成图。图4系显示该快闪记忆体的资料临限値分布图。图5系显示该快闪记忆体之消除动作的流程图。图6系显示该快闪记忆体验证读出时的偏压条件图。图7系显示该快闪记忆体消除时的偏压条件图。图8系着眼于该快闪记忆体的感测放大器电路而显示消除验证动作的动作波形图。图9系显示其他实施形态之二次消除验证时的偏压条件图。图10系用以说明其他实施形态之二次消除验证时的资料感测器条件的波形图。图11系显示NOR型快闪记忆体读出时的偏压条件图。图12系显示NOR型快闪记忆体写入时的偏压条件图。图13系显示NOR型快闪记忆体消除时的偏压条件图。图14系显示将本发明使用于NOR型快闪记忆体之实施形态的消除动作流程图。图15系显示使用于数位静态照相机之实施形态图。图16系显示该数位静态照相机的内部构成图。图17A系显示使用于视讯照相机之实施形态图。图17B系显示使用于电视之实施形态图。图17C系显示使用于影音机器之实施形态图。图17D系显示使用于游戏机之资施形态图。图17E系显示使用于电子乐器之实施形态图。图17F系显示使用于行动电话之实施形态图。图17G系显示使用于个人电脑之实施形态图。图17H系显示使用于个人数位助理(PDA)之实施形态图。图17I系显示使用于录音机之实施形态图。图17J系显示使用于PC卡之实施形态图。 |
