| 主权项 |
1.一种半导体装置的制造方法,包含:提供非块矽(bulk silicon)的一半导体基底;蚀刻该半导体基底,以在该半导体基底中的一主动区旁,形成一隔离沟槽;以及在该主动区形成一半导体元件之前,对已蚀刻的该半导体基底进行退火。2.如申请专利范围第1项所述之半导体装置的制造方法,更包含在该隔离沟槽内形成一隔离区之前,对已蚀刻的该半导体基底进行退火。3.如申请专利范围第1项所述之半导体装置的制造方法,其中该退火处理为炉内退火(furnace thermalannealing)。4.如申请专利范围第1项所述之半导体装置的制造方法,其中该退火处理为快速热退火。5.如申请专利范围第1项所述之半导体装置的制造方法,其中该退火处理系在氮气的气氛下进行。6.如申请专利范围第1项所述之半导体装置的制造方法,其中该退火处理系在氧化的气氛下进行。7.如申请专利范围第1项所述之半导体装置的制造方法,其中该退火处理系在混合的反应性气体的气氛下进行。8.如申请专利范围第1项所述之半导体装置的制造方法,其中在制造该半导体装置的单一制程步骤中进行该退火处理。9.如申请专利范围第1项所述之半导体装置的制造方法,其中在制造该半导体装置的复数个制程步骤中进行该退火处理。10.如申请专利范围第1项所述之半导体装置的制造方法,其中在制造该半导体装置的单一制程步骤中,重复地循环进行该退火处理。11.一种半导体装置的制造方法,包含:提供一绝缘层上覆半导体之半导体基底;蚀刻该半导体基底,以在该半导体基底中的一主动区旁,形成一隔离沟槽;以及在该主动区形成一半导体元件之前,对已蚀刻的该半导体基底进行退火。12.如申请专利范围第11项所述之半导体装置的制造方法,其中该绝缘层上覆半导体之半导体基底系择自:绝缘层上覆矽(SOI)之半导体基底、绝缘层上覆矽锗之半导体基底、或绝缘层上覆化合物半导体之半导体基底。13.如申请专利范围第11项所述之半导体装置的制造方法,其中该退火处理为炉内退火(furnace thermalannealing)。14.如申请专利范围第11项所述之半导体装置的制造方法,其中该退火处理为快速热退火。15.如申请专利范围第11项所述之半导体装置的制造方法,其中该退火处理系在氯气的气氛下进行。16.如申请专利范围第11项所述之半导体装置的制造方法,其中该退火处理系在氧化的气氛下进行。17.如申请专利范围第11项所述之半导体装置的制造方法,其中该退火处理系在混合的反应性气体的气氛下进行。18.如申请专利范围第11项所述之半导体装置的制造方法,其中在制造该半导体装置的单一制程步骤中进行该退火处理。19.如申请专利范围第11项所述之半导体装置的制造方法,其中在制造该半导体装置的复数个制程步骤中进行该退火处理。20.如申请专利范围第11项所述之半导体装置的制造方法,其中在制造该半导体装置的单一制程步骤中,重复地循环进行该退火处理。21.一种半导体装置的制造方法,包含:在一主动层放置一罩幕层;图形化该罩幕层以曝露部分该主动层;蚀刻已曝露的该主动层;以及对已曝露的该主动层进行退火。22.如申请专利范围第21项所述之半导体装置的制造方法,其中该主动层为一绝缘层上覆矽(silicon oninsulator;SOI)之晶圆。23.如申请专利范围第21项所述之半导体装置的制造方法,其中该主动层系择自矽、矽锗、砷化镓、或上述之组合。24.如申请专利范围第21项所述之半导体装置的制造方法,其中该罩幕层包含一材料,系择自:氧化物、二氧化矽、氮化矽、氮氧化矽、高介电常数材料、或上述之组合。25.如申请专利范围第21项所述之半导体装置的制造方法,其中已曝露的该主动层的退火温度为400~1500℃。26.如申请专利范围第21项所述之半导体装置的制造方法,其中已曝露的该主动层的退火气氛包含氮、氧、水蒸气、一氧化氮、一氧化二氮、或上述之组合。27.如申请专利范围第21项所述之半导体装置的制造方法,其中藉由该退火步骤形成厚度为20~300的一氧化物层。图式简单说明:第1图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第2图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第3图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第4图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第5图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第6图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第7图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。第8图为一剖面图,系显示本发明较佳实施例之半导体装置的制造方法之步骤。 |
