| 主权项 |
1.一种薄膜电晶体阵列面板,其至少包含: 一绝缘基板; 多条第一讯号线,其被形成在该绝缘基板上的; 多条第二讯号线,其被形成在该绝缘基板上且与该 等第一讯号线绝缘且与第一讯号线交会; 多个像素电极,其被提供在每一个由第一讯号线与 第二讯号线的交会点所界定的像素区上,每一像素 电极都具有一切面(cutout); 多个方向控制电极,其被提供在每一个由第一讯号 线与第二讯号线的交会点所界定的像素区上; 一第一薄膜电晶体,其连接至一相关的第一讯号线 ,一相关的第二讯号线及一相关的像素电极; 一第二薄膜电晶体,其连接至一前一(previous one)第 一讯号线,一前一第二讯号线及一相关的方向控制 电极;及 一第三薄膜电晶体,其连接至该前一第一讯号线, 该相关的第二讯号线及该相关的像素电极。 2.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其更包含一第三讯号线,其与该等第二讯号线 绝缘且与第二讯号线交会,该第三讯号线包括一与 该像素电极切面相重叠之部分。 3.一种薄膜电晶体阵列面板,其至少包含: 一绝缘基板; 一闸极接线(wire),其被形成在该绝缘基板上且包括 第一至第三闸极电极与多条闸极线; 一闸极绝缘层,其形成在该闸极接线上; 一半导体层,其形成在该闸极绝缘层上; 一资料接线,其形成在该半导体层上且包括多条与 该等闸极线交会的资料线,第一至第三源极电极其 连接至该等资料线,及第一至第三汲极电极其相关 于该第一至第三闸极电极与第一至第三源极电极 相对; 一方向控制电极,其连接至该第二汲极电极; 一保护层,其形成在该资料接线及该方向控制电极 上且具有多个接触孔;及 一形成在该保护层上的像素电极,其具有多个切面 且经由接触孔而电气地连接至该第一及第三汲极 电极。 4.如申请专利范围第3项所述之薄膜电晶体阵列面 板,其中该第一与第三源极电极被连接至一相关的 资料线,该第二源极电极连接至一前一资料线,第 一与第二闸极电极连接至一前一闸极线,及该第三 闸极电极连接至一相关的闸极线。 5.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中该像素电极的切面包括一横向切面其将该 像素电极对分为上半部及下半部,及多个斜的切面 它们系相对于该横向切面成倒转对称(inversion symmetry)。 6.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中该方向控制电极与像素电极的至少一切面 重叠且相对于该像素电极的一横向切面成倒转对 称。 7.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其更包括一贮存电极接线,其包括与闸极接线 大致相同的层且具有一与至少一部分该像素电极 重叠的部分。 8.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中该方向控制电极可包括与资料接线大致相 同的层及材质。 9.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中接触孔具有矩形的形状其具有一边与斜的 切面平行或垂直。 10.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中资料接线及方向控制电极可包括一半导体 层及一金属层所构成之双层。 11.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中该半导体层可包括一非晶矽膜及一欧姆接 触层所构成的双膜层。 12.一种液晶显示器,其至少包含: 一第一绝缘基板; 多条第一讯号线,其形成在该第一绝缘基板上; 多条第二讯号线,其形成在该第一绝缘基板上且与 该等第一讯号线绝缘且与第一讯号线相交会; 多个像素电极,其被提供在每一个由第一讯号线与 第二讯号线的交会点所界定的像素区上,每一像素 电极都具有一切面(cutout); 多个方向控制电极,其被提供在每一个由第一讯号 线与第二讯号线的交会点所界定的像素区上; 一第一薄膜电晶体,其连接至一相关的第一讯号线 ,一相关的第二讯号线及一相关的像素电极; 一第二薄膜电晶体,其连接至一前一(previous one)第 一讯号线,一前一第二讯号线及一相关的方向控制 电极; 一第三薄膜电晶体,其连接至该前一第一讯号线, 该相关的第二讯号线及该相关的像素电极; 一第二绝缘基板,其与该第一绝缘基板相对; 一共同电极,其形成在该第二绝缘基板上;及 一液晶层,其被置于该第一与第二绝缘基板之间。 13.如申请专利范围第12项所述之液晶显示器,其中 该液晶层具有负的非等方向介电性且在液晶层中 的液晶分子的主轴系相对于第一及第二基板被垂 直地对齐。 图式简单说明: 第1图为依据本发明的一实施例的一LCD的等效电路 图; 第2A图为用于依据本发明的第一实施例的LCD上之 一TFT阵列面板的布局(layout)图; 第2B及2C图为第2A图中的TFT阵列面板分别沿着IIb-Iib '及IIc-Iic'所取的剖面图; 第3A至3D图为用于一LCD上的TFT阵列面板的剖面图, 其依序显示依据本发明的第一实施例的制造方法; 第4图为用于依据本发明的第二实施例的LCD上之一 TFT阵列面板的布局(layout)图; 第5图为第4图中的TFT阵列面板沿着V-V'及V-V'所取的 剖面图; 第6A至11B图为用于一LCD上的TFT阵列面板的布局图 及剖面图,其依序显示依据本发明的第二实施例的 制造方法; 第12图为用于一LCD上之依据本发明的第一及第二 实施例的TFT阵列面板的示意图; 第13图为依据本发明的一第三实施例的一LCD的等 效电路图; 第14图为依据本发明的第三实施LCD的布局图; 第15图为示于第14图中的LCD沿着XV-XV'所取的剖面图 ; 第16图为示于第14图中的LCD沿着XVI-XVI'所取的剖面 图;及 第17图为示于第14图中的LCD沿着XVII-XVII'所取的剖 面图。 |
