用于制造半导体器件的方法

摘要

本发明提供了一种半导体器件的制造方法，该器件可以保持插塞金属的良好埋入性能并扩大与插塞接点连接的上层布线层的短路裕度。扩大孔12的前方区域，使阻挡层金属13以及插塞金属14更加容易埋入高纵横比的孔12中。接着，通过一化学机械研磨工艺，对插塞金属14的淀积表面进行平整化。在该步骤中，部分绝缘层夹层11和不需要的部分插塞金属14一起被去除，以使前方区域(直径为d2)大于孔12的实际直径的部分消失。然后，采用平版印刷技术，在平整化后的绝缘层夹层11上形成上层布线层15的图案，其中，绝缘层夹层中具有插塞金属14的暴露部分，且暴露部分具有所述的孔的实际直径。

主权项

1.一种用于制造半导体器件的方法，所述半导体器件具有一个接触插塞接点，所述插塞接点与不同的导电区域在特定位置电连接，所述不同的导电区域是由位于一半导体衬底上方并插入其间的绝缘层夹层形成的，所述用于制造半导体器件的方法的特征在于包括以下步骤：在所述的绝缘层夹层上的一特定位置形成一个孔，所述特定位置覆盖一下层导电区域，所述的下层导电区域是不同的导电区域中的一个，所述的孔达到所述下层导电区域；将所述孔的前方区域扩大到大于实际孔径；将一插塞金属埋入所述孔中；提供促进对所述插塞金属的研磨的第一研磨膏的同时，去除所述插塞金属，直至所述绝缘层夹层露出；提供与所述第一研磨膏相比包含更多研磨颗粒的第二研磨膏，以使以物理研磨为主的同时，将部分绝缘层夹层与不需要的部分插塞金属一起去除，以使大于所述孔径的所述前方区域消失；以及形成一个上层导电区域，所述上层导电区域是与所述插塞金属连接的不同的导电区域中的另一个。