| 发明名称 | 改善ESD晶体管源漏结电容的方法 | ||
| 摘要 | 本发明公开了一种改善ESD晶体管源漏结电容的方法，采用ESD离子注入所特有的光刻板，该光刻板只打开需要作ESD离子注入漏端局部区域，并对ESD漏极的局部区域进行ESD离子注入。本发明可以有效解决常规工艺中，由于ESD器件的源漏结电容过大造成的器件速度过低的问题。 | ||
| 申请公布号 | CN1855366A | 申请公布日期 | 2006.11.01 |
| 申请号 | CN200510025455.X | 申请日期 | 2005.04.27 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 姚泽强;钱文生 |
| 分类号 | H01L21/02(2006.01);H01L21/336(2006.01);H01L21/265(2006.01);H01L23/60(2006.01);H01L29/92(2006.01) | 主分类号 | H01L21/02(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁 |
| 主权项 | 1、一种改善ESD晶体管源漏结电容的方法，其特征在于：在NMOS器件的源漏离子注入完成以后，插入ESD光刻，光刻时光刻板仅打开ESD漏极的局部区域，并对ESD漏极的局部区域进行ESD离子注入，然后除去光刻胶。 | ||
| 地址 | 201206上海市浦东川桥路1188号 | ||