发明名称 半导体元件的制造方法以及插塞的制造方法
摘要 一种半导体元件的制造方法,其适用于一基底,基底上形成有一第一导电结构与一第一介电层,第一介电层覆盖第一导电结构。此方法叙述如下:首先于第一导电结构旁的基底上方,形成一第二导电结构。之后,缩小化第二导电结构,使第二导电结构的一上表面相对低于第一导电结构的一上表面。接着于基底上方形成一第二介电层,第二介电层覆盖第一导电层结构与第二导电结构。继之于第二介电层中,形成一介层窗开口,介层窗开口裸露出第一导电结构的上表面。最后于介层窗开口中,形成一介层窗插塞。
申请公布号 CN1855422A 申请公布日期 2006.11.01
申请号 CN200510065597.9 申请日期 2005.04.18
申请人 力晶半导体股份有限公司 发明人 黄明山;王炳尧;陈大川
分类号 H01L21/768(2006.01);H01L21/3213(2006.01);C23F1/32(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 北京市柳沈律师事务所 代理人 陶凤波;侯宇
主权项 1、一种半导体元件的制造方法,包括:于一基底上形成一第一导电结构;于该第一导电结构上形成一第一介电层;于覆盖有该第一介电层的该第一导电结构以及该基底上形成一第二导电结构;于该第二导电结构上并且于该第一导电结构两侧形成一间隙壁;移除部分该第二导电结构,使该第二导电结构的一上表面相对于该第一导电结构的一上表面为低,以于该间隙壁与该第一导电结构之间形成一第一凹陷,并使该间隙壁与该基底之间的该第二导电结构向该第一导电结构的侧壁方向内缩,而形成一第二凹陷;形成一第二介电层覆盖于该第二导电结构,并填满该第一凹陷与该第二凹陷;以及于该第二介电层中形成一插塞。
地址 台湾省新竹市